沧小海笔记之关于Aurora的几个功能实现的理解

  • 一个QUAD中的4个通道绑定到一共IP核中是否可行?

可行但不能实现预想目的。

GTP可以将一个QUAD的4个串行高速通道“GTPE2_CHANNEL”绑定到一个核中,如下图,且收发独立接口。

沧小海笔记之关于Aurora的几个功能实现的理解_第1张图片

 

         Aurora也可以实现4通道绑定一个核中,如下图IP核的配置

         但4个通道无法独立进行读写操作,如下图4通道在核内部会合并成在一起发出。

         这时如果有些光口没有通讯,会报channel_up,而且合成一个多bit数也不好拆开来用,故认为不可行

  • AURORA主从模式是否可以单个独立使用且互不影响?

可以

所谓的主从模式其实主要就是一个QUAD的“GTPE2_COMMON”这个PLL是否共享,如果共享,从模式的核则不包括该硬核,由主模式的核提供串行时钟、并行时钟以及相关复位信号。如果我们对“GTPE2_COMMON”复位则会导致主从核都进行复位,如果我们只对每个通道的“GTPE2_CHANNEL”复位,则不会影响其它核的正常运行。而且AURORA也提供了该复位接口。

  • AURORA是否可以实现线速率的动态配置?

目前认为可以实现,但还需要实际的测试。

沧小海笔记之关于Aurora的几个功能实现的理解_第2张图片

如上图是GTP的逻辑架构,从中可以看出,要想改变时钟频率,或是改变“GTPE2_COMMON”(QPLL)硬核的PLL输出时钟,或者改变“GTPE2_CHANNEL”D分频器。其中QPLL有两个PLL,即PLL0和PLL1,但每个PLL只能产生一路串行时钟和并行时钟提供到“GTPE2_COMMON”。

         如果是改变“GTPE2_COMMON”硬核的PLL则会改变该QUAD的所有通道的速率,这样有违初衷,

如果另每个改变“GTPE2_CHANNEL”D分频器,则会有限制,例如最高4G/s,只能调整为2G/s,而不能调整到2.5G/s的线速率。如下图所示

之前张月在主控板实现过两个光口不同速率的方法,是可行的,在此基础上可以做如下尝试:

GTP有一个功能,即支持“东西QPLL”的共享,也就是水平相邻两个BANK的“GTPE2_COMMON”共享,每个QPLL提供两个PLL,这样就有4个时钟,每个通道可以选择不同的时钟,并通过D分频器的配合,应该可以满足速率要求。

实现方式就是每个BANK的QPLL拿到外面,配置成不同的四个时钟频率,将AURORA配置成不含共享逻辑的模式。这样每个通道可以选择不同的时钟。

         另外,如果使用GTX的话,则可以轻松实现上述功能,如下是GTX的时钟架构图,每个“GTPE2_CHANNEL”均有一个CPLL,CPLL支持线速率是1.6GHz到3.3GHZ之间。

 

你可能感兴趣的:(XILINX,fpga)