异步复位同步释放在实际项目中的应用

异步复位同步释放在实际项目中的应用 1 引言 最近看了“How do I reset my FPGA?”和一些时序分析的内容,发现之前ov5640图像采集项目中的几个问题: 问题1:用了全局时钟复位,全局复位一般具有高扇出(需要驱动的后级逻辑信号多),因为它需要扩展到设计中的每一个触发器。这样会消耗

你可能感兴趣的:(异步复位同步释放在实际项目中的应用)