计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)...

总线控制

1、总线判优控制异步

1.基本概念:spa

总线判优控制的集中式方式有三种:链式查询、计数器定时查询、独立请求方式设计

1.链式查询方式3d

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第1张图片

注:在查询链中离总线控制器最近的部件具备最高优先权,离总线控制器越远,优先权越低。blog

链式查询经过接口的优先权排队电路实现。接口

优势:结构简单,主要运用在简单的嵌入式系统中同步

缺点:速度慢,须要一直向下查询,对电路故障特别敏感class

2.计数器定时查询方式:效率

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第2张图片

注:计数器的初值可用程序设置,以方便地改变优先次序。固然这种灵活性是以增长控制线数为代价的。请求

若是计数器的初值是从0开始,各部件的优先次序与链式查询法相同。

若是从停止点开始,则每一个设备使用总线的优先级相等。????这是为何???

3.独立请求方式

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第3张图片

注:优势:响应时间快,对优先次序的控制至关灵活  缺点:控制线数增长了不少

2、总线通讯控制

同步通讯

一、同步式数据输入

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第4张图片

二、同步式数据输出

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第5张图片

注:同步通讯采用速度最慢的那个模块做为标准,即便有关模块的速度比较快,也要按照最慢的模块进行设置。

通常应用在总线长度比较短,而且各个模块的存取时间比较一致的状况下,使用同步式传输数据。

同步通讯的优势:同步通讯具备较高的传输效率,可靠性较高

缺点:全部模块都强求一致的同一时限,使设计缺少灵活性。

异步通讯

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第6张图片

半互锁的缺点:有可能致使“请求”信号一直保持高电平

半同步通讯(同步、异步相结合)

计算机组成原理控制总线,计算机组成原理——总线控制(总线判优控制、总线通讯控制)..._第7张图片

注:半同步通讯适用于系统工做速度不高,但又包含了许多工做差别较大的各种设备的简单系统。

其控制方式比异步通讯简单。

缺点:对系统时钟频率不能要求过高,故从总体上来看,系统工做的速度不会过高。

同步通讯、异步通讯、半同步通讯,在整个传输周期中,系统总线的使用权彻底由占有使用权的主模块和它选中的从模块占据。

分离式通讯的两个子周期都只有单方向的信息流,每一个模块都能充当一次主模块。

故:在分离式通讯方式中,总线上全部模块均可以成为主模块。

一、计算机系统的五大部件之间两种互联方式为:总线链接和分散链接

二、相对于单总线结构,多总线结构解决了CPU、主存与I/O设备间速度不匹配的问题。

三、DMA总线用于主存与I/O设备之间交换信息

四、在同步通讯中,一个总线周期的传输过程是先传输地址,再传输数据

五、所谓的三总线结构的计算机中的“三总线”包含:I/O总线 、主存总线、cpu总线

六、控制总线中常见的控制信号包括:总线请求、中断请求、传输响应

七、假设某系统总线在一个总线周期中并行传输8字节信息,一个总线周期占用4个时钟周期,总线时钟频率为10MHz,则总线带宽是:20MB/s

解析:1个时钟周期的时间为1/10MHz,每一个时钟周期传输的字节数为8/4=2,则总线带宽为2/(1/10MHz)=20MB/s。

每一个时钟周期传输的字节数 /  1个时钟周期的时间=总线带宽

八、总线的异步通讯方式是不采用时钟信号,只采用握手信号;半同步通讯方式是即采用时钟信号,又采用握手信号。

九、在异步串行传输系统中,假设每秒传输120个数据帧,其字符格式规定包含1个起始位,7个数据位,1个奇偶校验位,1个终止位,则波特率为:1200bps

解析:一帧包含1+7+1+1=10位 故波特率为10*120=1200bps   波特率=单位时间的数据帧数*帧位

十、按链接部件不一样,总线一般可分为如下哪些种:片内总线、通讯总线、系统总线

你可能感兴趣的:(计算机组成原理控制总线)