计算机组成原理-算术逻辑单元（ALU）

算术逻辑单元

功能：

• 算术运算：加、减、乘、除等
• 逻辑运算：与、或、非、异或等
• 辅助功能：移位、求补等
  
  从这里可以看到机器字长的真面目：计算机一次能处理的位数

逻辑符号

与：

或：

非：

与非：

或非：

异或：

同或：

---

奇偶校验码中偶校验的实现：各位进行异或运算 门电路实现

加法器

一位全加器

A_i、B_i输入 ;C_i-1低位进位
S_i输出；C_i高位进位；

门电路实现：

串行加法器

串行加法器：只有一个全加器，数据逐位串行送入加法器中进行运算。进位触发器用来寄存进位信号，以便参与下一次运算。
如果操作数长n位，加法就要分n次进行，每次产生一位和，并且串行逐位地送回寄存器。

串行进位的并行加法器

每次进位都需要等待上一级的进位

并行进位的并行加法器

C₁=G₁+P₁C₀
C₂=G₂+P₂C₁=G₂+P₂G₁+P₂P₁C₀ C₃=G₃+P₃C₂=G₃+P₃G₂+P₃P₂G₁+P₃P₂P₁C₀ C₄=G₄+P₄C₃=G₄+P₄G₃+P₄P₃G₂+P₄P₃P₂G₁+P₄P₃P₂P₁C₀
……

并行进位的并行加法器：各级进位信号同时形成，又称为先行进位、同时进位

这里注意，我们要的P_i和G_i都可以由一位全加器中的线路传出。

这种加法器每一位的进位都可以由最初的输出确定
但是多位并行加法器这样继续套娃下去会造成电路越来越复杂，开销大
因此套了4层娃之后，再串行进位，如下：

称为单级先行进位方式，又称为组内并行、组间串行进位方式。
此时的C₄、C₈、C₁₂、C₁₆仍要等待上级的输入，上级没有输入时这级仍然不能工作。
由于C₄实质上是由A₄到A₁和B₄到B₁得出，因此我们不妨多套一层娃，这样我们可以立即得到C₄的值，多套的这层娃使得这一级可以立即开始工作。如下

这是多级先行进位方式，又称为组内并行、组间并行进位方式
在实际的ALU中：