FPGA利用Video Mixer IP实现视频叠加，送4套工程源码并详解

1.Video Mixer IP简介

Video Mixer IP是OSD的升级版，vivado2019.1后OSD已不再使用，Video Mixer IP主要功能就是实现视频叠加输出，最多可叠加16路视频，但现实项目几乎用不到这么多路。

2.Video Mixer IP官方数据手册解读

官方手册是PG243，链接点这里PG243
这是干货文章，所以我们只看手册的重点：

这里还有个图像放大功能，但不能缩小，感觉很鸡肋，可以不管他

数据手的核心内容我直接翻译成图片如下：

Master Layer：底层，是视频叠加的最底层，不能编程，只能指定大小；
Layer0–>Layer16：叠加图层，也就是输入视频，叠加在底层之上，大小和位置可通过SDK编程控制。

3.Video Mixer IP寄存器配置和UI配置

BD配置如下：

寄存器配置说明如下：具体配置看代码，**“关注并私信我”**可获得工程源码；

4.工程1：一路视频叠加输出

开发板：Xilinx Kintex7开发板；
输入：OV5640摄像头；
输出：HDMI 1080P叠加一路720P视频输出；
开发环境：vivado2019.1；
工程如图：

mixer配置如下：

输出如下：

5.工程2：两路视频叠加输出

开发板：Xilinx Kintex7开发板；
输入：OV5640摄像头；
输出：HDMI 1080P叠加2路960X540视频输出；
开发环境：vivado2019.1；
工程如图：

mixer配置如下：

输出如下：

6.工程3：四路视频叠加输出

开发板：Xilinx Kintex7开发板；
输入：OV5640摄像头；
输出：HDMI 1080P叠加4路960X540视频输出；
开发环境：vivado2019.1；
工程如图：

mixer配置如下：

输出如下：

7.工程4：四路视频叠加优化输出

优化：去掉了AXI data width converter，如下：

替换成AIX4-Stream Subset Converter，如下：

优化的效果是降低了资源消耗，优化后的工程如下：

8.福利：工程源码获取

**“关注并私信我”**可获得工程源码；
工程源码以网盘方式给出，资源截图如下：