MAX96712学习记录

Max96712 框图如下,有 4 路的 GMSL 的输入端口 PORTA、B、C、D,也就是可以接四路 同轴(Coax)或者双绞线(STP),然后这四路输入后,每一路又会有4个pipe line,如PortA,会有 pipe x/y/z/u pipe,这4路pipe是跟着 输入端口走的,每一路都有独立的4个pipe, 然后96712内部又会有8路 内部的 pipe,pipe 0/1/2/3/4/5/6/7,参见第三张图,如 PortA的 Pipe X/Y/Z/U,可以自由的路由到 内部的Pipe0/1/2/3/4/5/6/7上的任意一路(GMSL2,GMLS1有限制)然后 内部的8路Pipe,又可以通过聚合器aggregrator,将任意的8路pipe,聚合到 CSI接口上,96712有 4路的csi控制器,总共有8 个PHY,分为两组,可以理解为有两路PHY控制器,可以自由灵活配置,后面将对每个关键寄存器进行详细分析介绍

MAX96712学习记录_第1张图片

MAX96712学习记录_第2张图片

MAX96712学习记录_第3张图片

相关寄存器分类如下:

你可能感兴趣的:(drive-agx-orin,那些年踩过的坑,学习,nvidia,orinx,linux)