DJ5 时序逻辑电路（第二节课）

目录

一、钟控同步触发器（RS锁存器）

1. 电路构成

2. 工作原理

- CP = 0

- CP = 1

二、钟控D触发器

1. 电路构成

2. 工作原理

（1）状态方程

（2）优缺点

3. 例题

三、边沿D触发器

1. 逻辑电路图及逻辑符号

2. 工作原理

- CP = 0

- CP = 1

（1）状态功能表

（2）状态方程

（3）特性

（4）优点

四、寄存器

---

一、钟控同步触发器（RS锁存器）

1. 电路构成

2. 工作原理

- CP = 0

- CP = 1

分析：

①当 CP = 0 时，无论R、S取何种值组合，输出端均保持原状态。  

②当 CP = 1 时，c门和d门打开，输入端R、S的取值组合反映到输出端。  

③当 CP 由 1 变为 0 时，输出端将保持原状态，即R、S输入端的值锁存在了输出端。  

（1）功能状态表

（2）状态方程

（3）优缺点

优点：同步RS触发器解决了定时控制的问题。

缺点：

①输入信号依然存在着约束条件；

②可能出现空翻现象，即在一个时钟脉冲作用下，引起触发器的状态翻转两次或多次的现象，从而造成逻辑上的混乱。

当 CP = 1 时，R、S需要保持不变，否则将会导致输出改变。

二、钟控D触发器

1. 电路构成

2. 工作原理

（1）状态方程

（2）优缺点

优点：

①解决了定时控制的问题；

②无约束条件；

③输入D，输出也是D。

缺点：

由于空翻的存在，锁存的内容是CP下降沿前瞬时D的值。

3. 例题

画出D触发器的输出波形。

对于同一个时钟脉冲，其上升沿到来时到下降沿到来前的这段时间内，我们都能通过改变输入端D的值来改变输出端Q的值。因此，为了得到想要的输出值，我们必须让输入值维持到下降沿离开后。

三、边沿D触发器

1. 逻辑电路图及逻辑符号

三角形：代表是在上升沿到来时刻改变输出端Q的值。

2. 工作原理

- CP = 0

- CP = 1

情形一：

根据分析得 Q=1，即输出Q与输入D的值相同。

若在 CP=1 期间改变D：

根据分析得 Q=1，可视为Q保持原状态不变。可见，上升沿过后改变输入D不会改变输出Q，即上升沿过后输出Q与输入D无关。

情形2：

根据分析得 Q=0，即输出Q与输入D的值相同。

若在 CP=1 期间改变D：

 根据分析得 Q=0，可视为Q保持原状态不变。可见，上升沿过后改变输入D不会改变输出Q，即上升沿过后输出Q与输入D无关。 

（1）状态功能表

（2）状态方程

（3）特性

只能在上升沿时刻改变边沿D触发器的输出。

（4）优点

①解决了定时控制的问题；

②无约束条件；

③输入D，输出也是D；

④能够有效克服空翻现象：在 CP=1 期间，输入端D的信号变化对输出端Q无影响。

四、寄存器

寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。 

一个D触发器组成 1 位的数码寄存器。

8 位二进制数寄存器：