低功耗设计（一） —— 设计原理

PPA(power performance area)在IC设计中尤为重要，芯片低功耗设计不仅可以延长产品使用时间，还可以提高芯片成本。低功耗设计主要包含三类：动态功耗、静态功耗、浪涌功耗。

1、动态功耗

动态功耗：开关功耗或者翻转功耗、短路功耗或者内部功耗。

1.1 开关功耗

在数字CMOS电路中，对负载电容进行充放消耗的功耗，如下图所示：

当Vin=0时，上面PMOS导通，下面NMOS截止，VDD对电容C进行充电，输出Vout为1；

当Vin=1时，上面PMOS截止，下面NMOS导通，电容C通过NMOS进行放电，输出Vout为0；

开关功耗  

如果在一个时钟周期内出现两次跳转，则，

影响因素：开关功耗与供电电压、翻转率、负载电容有关

1.2 短路功耗

短路功耗也称内部功耗，在信号进行翻转过程中，由于PMOS和NMOS的导通和截止不可能成对出现，即Vin=0时，存在PMOS导通，NMOS截止情况，此时VDD通过PMOS和NMOS到地，形成短路电流

短路功耗：，Qx为一次翻转过程中从电源流到地的电荷量

 影响因素：短路功耗与供电电压、翻转率、短路电路Ishort有关。

2、静态功耗

在CMOS电路中，静态功耗主要是漏电流引起的功耗，如下图所示：　　　　

漏电流有下面几个部分组成：

　　·PN结反向电流I1（PN-junction Reverse Current）

　　·源极和漏极之间的亚阈值漏电流I2（Sub-threshold Current）

　　·栅极漏电流，包括栅极和漏极之间的感应漏电流I3（Gate Induced Drain Leakage）

　　·栅极和衬底之间的隧道漏电流I4（Gate Tunneling）

一般情况下，漏电流主要是指栅极泄漏电流和亚阈值电流（进入超深亚微米工艺之后，隧道漏电流成为主要电流之一），因此下面就简单介绍一下这两种电流。

栅极泄漏功耗：在栅极上加信号后（即栅压），从栅到衬底之间存在电容，因此在栅衬之间就会存在有电流，由此就会存在功耗。

亚阈值电流：使栅极电压低于导通阈值，仍会产生从FET漏极到源极的泄漏电流。此电流称为亚阈值泄漏电流。在较狭窄的晶体管中，漏极和源极距离较近的情况下会产生亚阈值泄漏电流。晶体管越窄，泄漏电流越大。要降低亚阈值电流，可以使用高阈值的器件，还可以通过衬底偏置进行增加阈值电压，这些属于低功耗设计，我们在后面的低功耗设计中会进行讲解。

静态功耗的计算公式如下所示，Ileak为泄漏电流（Ipeak应该是Ileak）：