低功耗设计基础_数字集成电路设计

目录

介绍

功耗源

从各个抽象层次进行低功耗设计

系统级低功耗技术

体系结构级降低功耗技术

在寄存器传输级降低功耗

寄存器级低功耗技术


介绍

在早期的C设计中,功耗并不是一个重要的约束条件。随着使用电池供电的器件变得更小,功能更多对功耗的要求也越来越高。
能量以热量形式消耗。可靠性是温度的函数,据估计温度每升高 10°℃ 失效率可能提高一倍。保持低温操作环境意味着使用散热片或风扇来散热--这会增加整体的重量和成本。如果能在 SoC 级对功耗进行控制,就可以减少甚至可能消除掉这些开支,也就可以得到更小、更便宜和更可靠的最终产品。

高功耗对系统的影响

系统可靠性,系统性能,系统生产与封装成本,系统散热成本


功耗源

三个主要功耗源:浪涌,动态功耗,静态功耗。

浪涌和静态功耗主要取决于器件电气特性和供电设备。

动态功耗由于门电路输出切换时,由逻辑转换引起的功耗(低功耗设计的关键,占比80+)

低功耗设计基础_数字集成电路设计_第1张图片

根据公式里的变量衍生低功耗技术

 总功率定义

动态功耗占到总功耗的80%,在IC设计中占主要地位。

从各个抽象层次进行低功耗设计

应该在系统级,逻辑级,物理级别进行,层次越高,效果可能更好。

系统级低功耗技术

1 片上系统方法

通过减少芯片数量,较少IO设备,降低功耗。

2 软硬件划分

资源密集型模块用硬件实现

3 低功耗软件

使用高级语言时避免使用复杂原语

4 处理器选择

线宽和性能满足计算要求即可

体系结构级降低功耗技术

1 高级门控时钟

同步数字系统中,时钟分布贡献了整个数字开关功率中的绝大部分,在许多情况下可以通过门控时钟将绝大部分不使用的电路关闭掉。

2 动态电压频率调节DVPS

在对频率不敏感的应用阶段中降低时钟频率和供电电压,可以在性能适度损失的情况下大幅降低功耗。

3 基于缓存的系统体系结构

4 对数FFT体系结构

对于大规模运算的应用,使用对数系统比使用线性系统好。

5 异步(无时钟)设计

时钟分布消耗掉了大部分的能量。

异步电路本质上进行自我控制,因此也称为自定时电路。

6 电源门控

可以在模块不使用时暂时将其关闭。

7 多阈值电压

8 多电压供电

9 存储器电源门控

在寄存器传输级降低功

状态机编码解码

二进制数表示法

门控时钟

独热码多路器

除掉多余的转换

资源共享

使用行波计数器

总线反转

高活跃度网络

启用和禁用逻辑云

寄存器级低功耗技术

技术水平

版图优化

衬底偏压

减少氧化层厚度

多氧化层器件

减小电容

你可能感兴趣的:(ic面试,数字IC学习笔记整理,fpga开发)