【低功耗-验证】Verdi Power-Aware Debug简单使用

文档与源码：

User Guide: Verdi_Power_Aware_Debug.pdf in $VERDI_HOME/doc

demo: $VERDI_HOME/demo/power/upf_demo

介绍：

Verdi_Power_Aware: 使用VCS-NLP对带UPF的RTL进行仿真，$fsdbDumpvars("+power") dump power相关信息，用于low power case debug。

准备：

upf_demo: 顶层module system.v(7个power domain，6个Power Switch Cell，2个Isolation Cell，2个Level-shifter Cell)，UPF(demo.upf，cpu.upf)，Power Manage Control: pmc.v

Dump Wave: $fsdbDumpvars("+power")

Makefile:

使用

界面

不同domain显示颜色不同；插入了虚拟的low power cell；显示Isolation Strategy；

Power Domain的Hierarchy，可以像trace RTL一样trace Lowe Power Info。

Power下拉栏显示 Power State Table Power Map:

在Power Map上选中相应Power Cell，右键显示 Impacted Signals:

nWave

除了将RTL signal加入nWave，也可以在Hierarchical Power Domain或者upf file中选中右键将supply_net，supply_port，ctrl_signal等加入nWave：

选中signal，右键加入对应的Domain，Supply Net，Cell Rule信息：

Wave Mask：提供了五种波形Mask，Mask Power Off为下电区域，Mask Isolation为ALUB_iso使能区域。

Trace X

出现X态原因众多：模块下电导致X态；未初始化的存储单元；setup_hold timing violation导致X态等等

Verdi nWave提供自动trace X的方法：

1. nWave -> Tools -> List X

2. 选中signal右键 Trace Active X

一般手动trace X态足以。

retention save时，锁存了X态；restore时，导致X态传播。如下示例：

Check Power Sequence

Power -> Check Power Sequence

————————————————

版权声明：本文为CSDN博主「Holden_Liu」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。

原文链接：https://blog.csdn.net/Holden_Liu/article/details/118727752