Vivado 生成bit文件报错报错:[DRC UCIO-1] Unconstrained Logical Port

Vivado 生成bit文件报错:[DRC UCIO-1] Unconstrained Logical Port: 20 out of 28 logical ports have no user assigned specific location constraint (LOC).

解决方法1: 修改xdc文件,注释和锁脚语句不能出现在同一行

解决方法2: 包含有用户未使用的约束信号,这可能会导致I/O争用或与板电源或连接不兼容,从而影响性能、信号完整性,或者在极端情况下会损坏设备或其连接的组件,要允许使用未指定的管脚位置创建位流(不推荐),请使用以下命令:

set_property SEVERITY{Warning}[get_drc_checks UCIO-1]

注意:使用Vivado Runs基础结构(例如launch_Runs-Tcl命令)时,将此命令添加到.Tcl文件中,并将该文件添加为实现运行的write_bitstream步骤的预挂钩

你可能感兴趣的:(vivado报错记录,fpga开发)