计算机组成原理面试总结

计算机组成原理
1.局部性原理
2.计算机五大功能部件
3.周期
4.SRAM和DRAM
5.cache
6.cache与主存的映射方式
7.cache的写策略
8.指令
9.指令周期
10.数据寻址
11.RISC和CISC的区别
12.南桥北桥
13.微程序控制器
14.硬布线控制器
15.产生微地址的方式
16.指令流水线
17.指令流水线性能影响因素
18.串行接口和并行接口
19.中断相关概念
20.中断种类
21.中断处理过程
22.I/O方式
23.DMA和中断

1.局部性原理

时间局部性 如果一个信息项正在被访问，那么在近期它很可能还会被再次访问
空间局部性 在最近的将来将用到的信息很可能与正在使用的信息在空间地址上是临近的

2.计算机五大功能部件

运算器 完成逻辑运算和算术运算，包括ALU、ACC、PSW、通用寄存器
控制器 控制，指挥程序和数据处理过程，包括PC、IR、ID、MAR、MDR
存储器 存储器用来存放数据和程序
输入设备
输出设备

3.周期

指令周期 CPU每取出并执行一条指令所需的全部时间
机器周期 执行指令周期中一步相对完整的操作所需的时间
时钟周期：计算机主频的倒数，是计算机运行的最基本时序单位

4.SRAM和DRAM

SRAM 由双稳态触发器构成，速度快，用来做高速缓冲存储器
DRAM 由电容来存储数据，需要刷新，用作内存，采用地址复用技术

5.cache

cache是位于CPU和内存之间高速缓冲存储器，用于缓解CPU和内存之间速度不匹配的矛盾
由SRAM构成，利用局部性原理

6.cache与主存的映射方式

直接映射 主存块映射到cache的某一位置，实现简单，cache命中率低
全相联映射 主存块映射到cache的任意位置，cache命中率高，实现成本高
组相联映射 将cache分为若干组，主存块映射到某组的任意位置，是前两者的折中

7.cache的写策略

直写法+写不分配
命中，同时写入cache和主存，不命中，只写主存

回写法+写分配
命中，只写cache，不命中，从主存块调入cache，并写cache

8.指令

指令是机器完成某种操作的命令，指令包括操作码和地址码两部分。
操作码用来指出执行何种操作
地址码用来指出操作数的位置

9.指令周期

取指周期 根据PC的内容从主存中取出指令放入IR中
间址周期 取操作数的有效地址
执行周期
中断周期

10.数据寻址

立即寻址 直接给出操作数
直接寻址 给出操作数在主存中的地址
间接寻址 给出操作数在主存中地址的地址
寄存器寻址 给出操作数在寄存器的地址
寄存器间接寻址 在寄存器中给出操作数在主存的地址
相对寻址 程序计数器+形式地址
基址寻址 基址寄存器+形式地址
变址寻址 变址寄存器+形式地址

11.RISC和CISC的区别

CISC的指令系统复杂、指令数目多，且指令字长不固定，通常由微程序控制
RISC的指令系统精简，指令数目小，且指令字长固定，只有LOAD、STORE指令，通常由组合逻辑控制，采用流水线技术使得指令能在一个时钟周期内完成

12.南桥北桥

南桥芯片 负责I/O总线之间的通信，主要管理中低速设备
北桥芯片 主板芯片组中起主导作用，负责CPU与内存的通信

13.微程序控制器

微操作控制信号以微程序的形式存放在控制存储器中，执行指令时将其读出即可
执行速度慢，适用于CISC，易扩充

14.硬布线控制器

微操作控制信号由组合逻辑电路根据当前的指令码、状态和时序产生
执行速度快，适用于RISC，扩充比较困难

15.产生微地址的方式

断定方式，直接由微指令的下地址字段指出后续微指令的地址
机器指令的操作码经由微地址形成部件形成微指令的地址

16.指令流水线

将指令分解成若干子过程，每个子阶段在不同的功能部件上并行执行，来提高计算的吞吐量

17.指令流水线性能影响因素

资源冲突 多条指令争用同一资源
数据冲突 后续指令需要用到之前指令的执行结果
控制冲突 遇到转移指令和其他改变PC值的指令

18.串行接口和并行接口

串行接口 数据按位地顺序传送，传输速度慢，适用于远距离传输，如USB
并行接口 数据各位并行传输，传输速度快，适用于近距离传输，如PCI

19.中断相关概念

断点 程序被中断的地方
中断 指CPU在正常运行程序时，因外部或内部事件的触发，引起CPU暂时停止当前正在运行的程序，转而去执行中断服务程序，完成后再回到保存断点处继续执行的过程
中断向量 中断服务程序的入口地址
中断向量表 根据中断类型号存储中断向量的一个区域

20.中断种类

中断可以分为可屏蔽中断和不可屏蔽中断
中断也可以分为外中断、内中断
外中断 有来自CPU外部设备向CPU发出的中断请求，如IO中断，时钟中断
内中断 也称作异常，包括故障、自陷、终止

21.中断处理过程

中断请求 中断源向CPU发送中断请求信号
中断响应 执行中断隐指令（关中断、保存断点、引出中断服务程序）
中断服务 保存现场和屏蔽字、开中断、执行中断服务程序、关中断、回复现场和屏蔽字、开中断
中断返回

22.I/O方式

程序查询方式 主机与I/O串行工作，CPU通过程序不断查询外设的状态
程序中断方式 主机与I/O并行工作。CPU启动I/O程序后，继续执行剩余的程序。当外设准备就绪时，向CPU发出中断请求信号，CPU在适时响应I/O的中断请求。
DMA方式 主机与I/O并行工作，为主存和外设之间开辟了一条直接的数据通路
通道方式 通道能执行通道程序，替代CPU管理控制外设

23.DMA和中断

中断的数据传送由程序控制，DMA的数据传送由硬件控制
中断的响应是在指令执行周期结束后，DMA的响应是在每个机器周期结束时
中断是由CPU控制的，主要用于低速设备，DMA是由DMA控制器控制的，主要用于高速设备。
DMA请求的优先级高于中断请求
中断能够处理异常事件，而DMA方式仅用于传送数据