AUDIO PROCESSING ON DE1 VHDL设计+报告

本课程模块的目的是培养FPGA相关的技能和知识，以适应当前世界半导体相关产业的发展趋势，满足当前热门电子和通信行业的需求，并与个人项目紧密结合。主要知识和技能包括了解可重构硬件平台（FPGA）。FPGA结构，基于VHDL的数字设计，以及FPGA平台的工业标准设计工具。熟悉并提高基于FPGA的设计流程：12345。此外，你将学习和研究I2c协议和fir的数字实现。本课程使用的软件是 本课程中使用的软件是Quartus，使用的FPGA开发板是DE1-SoC、 它集成了Altera Cyclone V FPGA芯片。此外，还有一个数模转换芯片、 将使用一个数模转换芯片，即编解码器。

The whole design mainly includes three modules, codec initializer, s2p adaptor, and FIR filter.
Next, we will introduce the details of the three modules in order to understand the workflow of
the whole system. The overall flow chart of the system is shown in Figure 1.

代码：

codec_init.vhd：

library ieee;
use ieee.std_logic_1164