ufs2.2 协议扫盲(四)

六、UFS 电气:时钟、复位、信号和电源
6.1、
UFS Signals
下图表示 UFS 设备的概念图。 内部调节器的使用以及它们与子系统,不同部分的连接可能因实现而异。
ufs2.2 协议扫盲(四)_第1张图片
注 1:memory core power 可以连接到 VCC 电源或 VCC 稳压器输出,而如果 VCC =1.8 V 并且内存需要 3.3 V 内核电源,则它连接到charge pump输出。
注 2:内存 IO 可能消耗任何电源的功率:VCC、VCCQ 或 VCCQ2。
注 3:CP-IN、CP 和 CP-OUT 可能仅在使用内部charge pump时才需要。
ufs2.2 协议扫盲(四)_第2张图片
VCC为memory devices供电
VCCQ
通常用于存储器控制器和可选用于 PHY 接口、存储器 IO 和任何其他 内部极低电压块VCCQ2通常用于 PHY 接口和存储器控制器以及任何其他内部低电压块的电源电压
VDDiQ为 VCCQ 内部稳压器提供旁路电容的输入端
VDDiQ2为 VCCQ2 内部稳压器提供旁路电容的输入端
VDDi为 VCC 内部稳压器提供旁路电容的输入端
VSS为地,RST_n为输入硬件复位信号。 这是一个低电平有效信号,REF_CLK输入参考时钟。 当未激活时,该信号应由主机 SoC 下拉或驱动为低电平。
注 1:如果没有,需要输出电容器内部稳压器,则 VDDi 引脚应按如下方式在内部连接:VDDi 到 VCC、VDDiQ 到 VCCQ、VDDiQ2 到 VCCQ2。
ufs2.2 协议扫盲(四)_第3张图片
从主机到 UFS 设备的差分输入信号 :
如果器件有两个下行通道,则 DIN0_t/_c 和 DIN1_t/_c 应用
从 UFS 设备到主机的差分输出信号:
如果器件有两个上行通道,则 DOUT0_t/_c 和 DOUT1_t/_c 适用。 
C+ C- CPOUT见下文

6.2、Reset Signal:
为满足 JEDEC 标准 [JESD8-12A] 的要求,RST_n 信号电压应在表 6-2 中 VCCQ 的指定范围内。
ufs2.2 协议扫盲(四)_第4张图片
LOW voltage的范围是 VSS-0.3  ~  0.35*VCCQ。

6.3、Power Supplie:

ufs2.2 协议扫盲(四)_第5张图片
Note 2:当电源电压超过 300 mV 时启动计时开始,并在达到最小工作值时结束。
vddi,vddiq,vddiq2的电容为上面Vcc,Vccq,Vccq2的旁路电容。
ufs2.2 协议扫盲(四)_第6张图片
tPRUH,tPRUL,tPRUV的时间在上边有对应的最大值。
下表定义了 UFS 设备的有效电压配置。 UFS 设备应至少支持一种有效的电压配置,并且可以选择支持一种以上的电压配置。
ufs2.2 协议扫盲(四)_第7张图片

6.4、Reference Clock
M-PHY 规范定义了State Machine Type I [MIPI M-PHY] 的可选参考时钟(时钟灵活性:旨在能够在每一侧使用独立的本地参考时钟运行,但也可以利用共享参考时钟的优势 )。 由于 PWM 信号是自时钟的,因此数据锁存不需要参考时钟。 因此,UFS 设备应能够在 LS-MODE(LINE-CFG、SLEEP 和 PWM-BURST)下在没有参考时钟的情况下运行。Type I 可以存在本地参考时钟。
仍然可以利用参考时钟的存在来实现更低的 BER(低误码率) 和更快的 HS-MODE PLL/DLL 锁定。 因此,UFS 设备应实现方波单端参考时钟输入,并且在 HS-MODE(STALL 和 HS-BURST)下运行时,它需要存在具有本节所述特性的参考时钟。 为了避免潜在的竞争条件,建议在请求将电源模式更改为 Fast_Mode 或 FastAuto_Mode 时已经存在此类参考时钟。
下表是参考输入时钟要求:
ufs2.2 协议扫盲(四)_第8张图片
bRefClkFreq 属性向设备指示 REF_CLK 信号的频率,其默认值对应于 26 MHz。仅当 bRefClkFreq 属性指示正确的 REF_CLK 频率值时,UFS 设备才能在 HS-MODE 下运行。 bRefClkFreq 属性只有在两个sub-links都处于 LS-MODE 时才能写入。
参考时钟不是必需的,当两个 SUB-LINK 都达到并在以下 M-PHY 状态之一下运行时,它可能会被关闭(在MTK平台上,Qcom平台上时钟门控相关的功能代码涉及到):
 LS-MODE (LINE-CFG, SLEEP or PWM-BURST state)
 HIBERN8 state

在从 LS-MODE(LINE-CFG 或 SLEEP)或从 HIBERN8 状态开始状态转换到 STALL 之前,参考时钟应打开并稳定运行。

6.5、Host Controller requirements for reference clock generation:
下表是对主机控制器的时钟输出要求,DC是直流
ufs2.2 协议扫盲(四)_第9张图片

6.6、External Charge Pump Capacitors (Optional)

结合前边的ufs结构框图看这一节,为了产生低电压内核电源 (VCC=1.8 V) 的存储设备,可能需要内部Charge Pump,Charge Pump电路需要extra-sized的无源元件。 提供了外部Charge Pump Capacitors的可选用法。
ufs2.2 协议扫盲(四)_第10张图片
当使用Charge Pump的时候,CP-IN作为输入旁路电容,不使用作为存储器的旁路电容。
CP-OUT作为
Charge Pump输出旁路电容。CP充电电容。
Charge Pump Capacitors对于 UFS 器件是可选的。 表 6-9 指定了用于连接外部Charge Pump Capacitors的balls 的名称和说明。
ufs2.2 协议扫盲(四)_第11张图片
C+ C-为CP电容的正负极,Ccp电容是充电电容。
Note1:需要两个 CPOUT  ball来降低电感、改善纹波和瞬态响应
Note2:给定的电容器应靠近存储设备放置以最小化电感。 作为封装设计的指导原则,建议将 CP 相关的ball放置在彼此靠近且靠近封装边缘的位置。

6.7、Absolute Maximum DC Ratings
大于表 6-10 中列出的Stresses 可能会对器件造成永久性损坏。 这只是一个压力等级,设备在这些或高于这些条件的任何其他条件下的功能操作 本标准的操作部分中的指示并非暗示。 长时间暴露在绝对最大额定条件下可能会影响可靠性。
ufs2.2 协议扫盲(四)_第12张图片

 

你可能感兴趣的:(UFS,c语言,架构,驱动开发,Linux)