时间放大器——简介与基本硬件结构

何为时间放大器？

时间放大器（time difference amplifier，TDA or TA）等价于延迟放大器，指将两路电信号的上升沿间隔放大。

时间放大器应用领域

• 宇宙探测领域：对于宇宙探测，光信号来回时间很短，将这个时间放大后处理。
• 数据传输领域：当用两个电信号上升沿间隔，代表多bits信息后，经过高精度TDA放大后可准确提取信息。
• 锁相环（PLL）领域：稳定电路中振荡频率，比如两个时钟的相位有偏差，经TDA放大后，传递给负反馈单元，使得两个时钟相位相同。

硬件结构

亚稳态，SR锁存器式

参考文章¹

这个结构主要是利用SR锁存器亚稳态效应。对于SR锁存器，当器两个输入的上升沿间隔很小时，SR锁存器将进入亚稳态阶段，其输出会经过一定时间恢复稳定。如下图所示，输入间隔越小，输出恢复稳定的间隔就越大。SR锁存器的两个输出接异或单元，只有当两个输出的差异足够异或单元判断后，Y输出高电平。
当两个输入都达到高电平时，SR锁存器输出的初始电压与输入的初始时差成正比，最终输出为1或0，如图2(b)所示。SR锁存器输出电压差
$$A(t)=A(0)\bullet e^{t/\tau }$$
$$A(0)=\alpha \bullet ∆T_{SR}$$
$$\tau =C/g_m$$
式中$\alpha$为比例因子，$\tau$为恢复时间常数，$C$为与非门的输出电容，$g_m$为与非门的跨导。
当锁存器的输出电压差异达到阈值电压，则异或门切换到1，表示从亚稳态恢复完成。当两个输入之间的时间差变短时，SR锁存器需要更长的时间来恢复。恢复时间与边沿差的关系为对数函数，如图所示。使用下面的偶对称对数函数来构建TDA:
$$t=\tau \bullet (ln(A(t))-ln(A(0)))=\tau \bullet (ln(A(t))-ln(\alpha \bullet ∆T_{SR}))$$
当达到门限值时（即$A(t)$达到门限$V_{TH}$，能通过异或门实现判别），意味着恢复稳定状态，电路恢复稳态的时间与SR两端口输入间隔反相关。
$$∆T_{OUT}=\tau \bullet (ln(V_{TH})-ln(|\alpha \bullet ∆T_{SR}|))$$
向SR锁存器中的两个输入之一添加延迟偏置，可定量改变TDA传播特性,我们得到了两个相对的移位:一个向左，另一个向右。最终传播特性由两条特性曲线相减得到，减法的具体实现方法是测量输出时间差。虽然整个特征曲线是非线性的，但零点附近的区域可以作为一个TDA。
$$T_{out}=\tau [log(T_{off}+T_{in})-log(T_{off}-T_{in})]$$
$$A_T=(\partial T_{out})/(\partial T_{in})=(2\tau T_{off})/(T_{off}^2-T_{in}^2)=2\tau /[T_{off}\ast (1-(T_{in}/T_{off}{)}^2]$$
$$T_{in}\ll T_{off},\tau =C/g_m$$
$$A_T=2\tau /T_{off}$$

数字训练式

这个比较好理解，参考文章²。复制输入的时间间隔，并将它们直接通过或门组成一个长间隔。但是这里需注意，此结构具有一个致命的缺陷，就是当输入延迟很小时，延迟小于一个延迟单元$t_d$时，无法工作，输入早已被淹没在反相器链中了，存在死区。

延迟链式数字型

参考文章³。

这种纯数字类型的时间放大器，其放大倍数很稳定，为固定的N+1。其线性范围与级联的反相器级数有关，级数越多，量程越大。

---

1. Abas, A. M., Bystrov, A., Kinniment, D. J., Maevsky, O. V., Russell, G., & Yakovlev, A. V. (2002). Time difference amplifier. Electronics Letters, 38(23), 1437–1438. ↩︎

2. Kim, K. S., Kim, Y.-H., Yu, W., & Cho, S. H. (2013). A 7 bit, 3.75 ps resolution two-step time-to-digital converter in 65 nm cmos using pulse-train time amplifier. IEEE Journal of SolidState Circuits, 48(4), 1009–1017. ↩︎

3. Chiu P, Liu M, Tang Q, et al. A 2.1 pJ/bit, 8 Gb/s ultra-low power in-package serial link featuring a time-based front-end and a digital equalizer[C]. IEEE Asian SolidState Circuits Conference, 2018: 187-190. ↩︎