输入时钟约束

经笔者验证,如果全局输入时钟经过了pll,再次在xdc文本对该时钟进行约束会导致约束报警告,ip会自动约束的。

你可能感兴趣的:(fpga开发)