组合逻辑电路：（附清华大学课程视频及课件PPT）

组合逻辑电路：（附清华大学课程视频及课件PPT）

• 目录：

1.组合逻辑电路
2.组合逻辑电路分析方法
3.组合逻辑电路设计方法
4.编码器
5.译码器
6.数据选择器
7.加法器
8.数值比较器
9.组合电路中的竞争-冒险现象

1.	组合逻辑电路

根据逻辑功能的不同，数字电路分为两大类：组合逻辑电路和时序逻辑电路。组合逻辑电路当中，输出仅仅取决于输入，因为电路结构中没有记忆元件；而时序逻辑电路当中，输出不仅取决于输入，还跟电路原来的状态有关，因为电路结构中存在记忆元件。

2.	组合逻辑电路分析方法

3.	组合逻辑电路设计方法

设计概念：对于给定的实际逻辑问题，须通过设计得到最简的逻辑电路。最简要求：电路所用的器件数目最少，器件种类最少，器件之间的连线数最少
设计步骤：

4.	编码器

编码器分为普通编码器和优先编码器。普通编码器是任何时刻只允许输入一个编码信号，否则编码器不能正常工作；而优先编码器则不需要考虑这样一个问题，就算同时输入多个编码信号，编码器会进行优先编码，优先权高的优先编码。比如8线-3线优先编码器74HC148，电路图如下。其中输入输出变量上都打有一撇，表明的意思是低电平有效，电路中还有选通信号端和附加输出信号端，选通信号为低电平时正常工作，为高电平时输出端都为高电平，控制端可以实现扩展功能：比如两片74HC148可以构成一个16线-4线的优先编码器。另外还有二-十进制优先编码器74LS147

5.	译码器

译码就是编码的反操作，常用的有二进制译码器，二-十进制译码器，显示译码器，这些译码器也有附加的输入输出端，这样可以进行功能的扩展，二极管构成的译码器也存在一定的缺陷，比如电平偏移，输入电阻低输出电阻高的问题，为了避免这些问题，最好选用基于CMOS构成的门电路。7段显示译码器则要复杂一些，显示0~9十个数字，输入端需要4位，输出7位（不带小数点），确定好输入输出变量及高低电平的含义后，可以列出真值表，然后根据真值表写出每个输出变量的逻辑表达式，运用卡诺图进行化简，最后选用合适的门来搭建该功能的电路，当然，为了实现更多的功能或者实现扩展，可以加一些附加的输入输出端
除此之外，还可以用译码器实现组合逻辑电路，比如3线-8线译码器的输出可以看作是输入对应的最小相，若最后要实现的逻辑输出可以用最小项表示出来，那就很方便了

6.	数据选择器

数据选择器的功能就是实现数据选择的功能，数据从多个输入端流入，通过选通端来控制选择哪一个输入端的数据作为输出，这个功能刚好用CMOS传输门来实现，另外，数据选择器跟译码器一样可以用来设计组合电路，控制端实现最小项，数据输入端的0和1来选择需要的最小项

7.	加法器

加法器，最基础的就是半位加法器，两个输入端，一个输出端，一个向高位进位端；紧接着就是全加器，全加器就是在半加器的基础上新增了一个来自低位的进位输入端，；多个全加器串联就可以实现多位加法器，前一个向高位的进位输出直接输入到后一个全加器的来自低位的进位输入端，这种多位加法器的实现虽然结构简单，但计算速度慢，而且数据输入时，低位进位信号的产生（无论0,1）必须早于高位全加器的数据输入，否则进位没能参与高位数据的加法。由此，便产生了超前进位加法器，每一位的和以及最后的进位几乎同时产生，计算速度会快很多，但器件也变得更加复杂

8.	数值比较器

数值比较器用来进行数据的对比，对比的两个数都是一位时，输出结果有三种，大，小，相等，而多位数值比较器的原理是先从高位进行对比，只有高位相等，才进行下一位的比较

9.	组合电路中的竞争-冒险现象

竞争-冒险现象：两个输入同时向相反的逻辑电平变化，出现毛刺（尖峰电流）
判定方法：Y=A+A’或者Y=AA’
消除方法：①接入滤波电容②引入选通脉冲，即上升沿触发③修改逻辑设计

附件：
清华大学课程视频：https://www.bilibili.com/video/av12484416/?p=50&t=33
清华大学课程课件：https://pan.baidu.com/s/1FxNNV8n6em2k5DBOf1dv5Q 提取码：q0Io

哈姆雷特，请坚持进步！