一个生僻的vivado仿真错误

功能仿真调试问题:

ERROR: [VRFC 10-3778] unit ‘delay’ does not have a generic named ‘DLY’ [/wrk/2018.3/nightly/2018_12_06_2405991/packages/customer/vivado/data/ip/xilinx/cordic_v6_0/hdl/cordic_v6_0_vh_rfs.vhd:3463]

原因

自己在模块里写了一个Delay模块,在调用ip核时,其内部也存在一个delay模块,名字重叠,导致仿真出错。

该问题除了功能仿真无法使用似乎没有其他问题。前仿真可以跑,甚至可以生成bit流。

你可能感兴趣的:(fpga开发)