数字电子技术-组合逻辑电路

一、组合逻辑电路的分析

• 组合逻辑电路：在任意时刻电路的输出仅取决于该时刻的输入，而与输入信号作用前电路所处的状态无关。
• 电路特点:无记忆，无反馈（组合逻辑电路中不包括锁存器和触发器等记忆单元）。

一般分析步骤:

• 根据给定的逻辑电路写出逻辑函数表达式。
  由输入端开始逐级向后推导，对每个门写出其输出表达式，最后得出整个电路的输出与输入的逻辑函数。
• 列出真值表。
  如果电路比较简单,通过表达式就可以直接知道电路的逻辑功能。但大部分情况下还必须由逻辑函数表达式列出真值表，再根据真值表来确定电路的逻辑功能。写真值表时要注意列出输入变量所有的取值组合。
• 分析得出电路的逻辑功能。
  L的0、1比较集中，观察其大小规律。
  L的0、1比较分散，考虑奇偶校验。

例：分析如图所示电路的逻辑功能

注：可以不一步一步写，在图中标注（个人觉得比较方便）
三位二进制数 A = A2A1A0(知到上的测验题)

二、组合逻辑电路的设计

要求：实现的电路要最简，即所用器件品种最少数量最少、连线最少.

一般设计步骤:

• （1）根据设计要求确定输入输出变量并逻辑赋值写出真值表。
  用逻辑语言来描述实际问题。首先对设计要求进行分析，明确因果关系，确定输入输出变量;然后规定变量的赋值规则，即变量何时取1何时取0;最后根据这些逻辑关系写出真值表，真值表列写的是否完整、正确将直接影响到设计方案的最终结果。
• （2）由真值表写出逻辑函数表达式并化简或转换。
  写出逻辑函数表达式后，需要根据实际设计来选择化简或变换的方式。
  若使用小规模器件设计,可以将逻辑函数化最简形式,以使电路中所使用的门的个数最少。若使用中规模器件设计，则可以将逻辑函数变换成与所选用器件函数相类似的形式，以使电路中所使用芯片个数最少。
• （3）选用合适的器件画出逻辑图。
  上述步骤在实际设计时可以根据需要进行调整。
  

例：设计一个交通灯故障自动检测器，以实现红、黄、绿三种灯的远程监控,要求用与非门实现。
注：需考虑交通灯逻辑
解:(1）逻辑赋值：
输入：红、黄、绿三种灯分别用变量A、B、C表示，灯亮为1，不亮为0。
输出:用变量L表示，正常为1，有故障为0。
（2）列出真值表

A	B	C	L
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	0

（3）写出逻辑表达式

$$L=\overline{A}\overline{B}C+\overline{A}B\overline{C}+A\overline{B}\overline{C}$$
变换成与非式
$$L=\overline{\overline{\overline{A}\overline{B}C+\overline{A}B\overline{C}+A\overline{B}\overline{C}}}=\overline{\overline{\overline{A}\overline{B}C}+\overline{\overline{A}B\overline{C}}+\overline{A\overline{B}\overline{C}}}$$
（4）画出逻辑图

注意这种阵列画图的方法。

三、组合逻辑中的竞争-冒险

• 由于逻辑门电路存在延迟时间，且输入信号到达同一器件时所经历的路径也可能不同，从而引起几个输入信号到达同一地点时有先有后的现象，这种现象称为竞争。
• 竞争若使电路输出出现违背逻辑关系的尖峰脉冲(干扰脉冲或毛刺），即使得真值表所描述的逻辑关系受到短暂的破坏,就会产生错误的输出，称为冒险。
• 不是所有竞争都会引起错误输出（冒险），但在实际电路中信号的变化快慢有一定随机性,很难预测哪些信号变化会产生冒险，因此，只能说存在竞争就有可能产生冒险，这种现象就统称为竞争冒险。

0型冒险 $$L=X+\overline{X}$$ 1型冒险 $$L=X\cdot \overline{X}$$

(1)冒险现象的判别

• 代数法
  一般，具有竞争能力的变量(一般由非门产生)，若其表达式具有$L=X\cdot \overline{X}$的形式,则有可能产生1型冒险;若表达式具有$L=X+\overline{X}$的形式,则有可能产生0型冒险。
  方法:写出函数表达式后，先找出具有竞争能力的变量，然后求出其他逻辑变量的取值发生变化时的逻辑函数表达式，根据表达式中是否出现上述两种形式，来判别是否存在冒险及冒险的类别。
  例：已知电路逻辑函数表达式为$L=(A+\overline{B})(B+C)$判断此电路是否存在冒险。
  变量B具有竞争能力，将A、C的各种取值组合列出并求出对应表达式如下表所示。

  A	C	L
  0	0	$B\cdot \overline{B}$
  0	1	$B\overline{B}$
  1	0	$B$
  1	1	1

  由表知，当A=C=0时，有$L=B\cdot \overline{B}$
  该电路可能发生1型冒险。

• 卡诺图法
  凡在卡诺图中存在两个圈相切（相邻而不相交）处,都有可能产生冒险现象。
  例：$L=AC+\overline{B}$

两圈相切处B=C=1，故当A变量变化时(A由0变1或由1变0时，即A由一个圈进入另一个圈的相邻项时)可能产生冒险。
(2)消除竞争冒险的方法

• 修改逻辑设计，增加冗余项或消去互补变量。
  $$L=AC+\overline{A}B$$
  当B=C=1时存在0型冒险,增加冗余项:
  $$L=AC＋\overline{A}B=AC+\overline{A}B+BC$$
  当B=C=1时，此时L恒为1，不会产生冒险。
  可见,最经济的设计并不一定就是最佳万采,在最简的基础上，还需要能消除掉冒险。
• 引入选通脉冲
  在电路中可能产生冒险的门电路上引入一个选通脉冲控制门打开的时刻。
  当输入信号发生跳变时，选通脉冲S=1，使或门电路关闭，当输入稳定后，S=0，或门再打开，避免了冒险。
• 增加滤波电容
  竞争冒险产生的干扰脉冲一般都很窄，通常在几十纳秒以内，如果逻辑电路工作速度不是很高，可以在输出端并联一个小的滤波电容，利用电容两端电压不能突变的特点来起到平滑的作用。

四、若干典型的组合逻辑电路

4-1 编码器

编码:将信息符号与二进制代码之间建立一一对应的关系。
编码器:能实现编码功能的逻辑电路。
二进制编码器：在某一时刻只把一个输入信号转换为n位二进制代码。

4-1-1 普通编码器

4-2线编码器

• 把4个输入信号编成对应的2位二进例代码输出的编码电路。

• $I_0{I}_3$为4个输入端，高电平有效;输出为两位二进制代码$Y_1{Y}_0$

  $I_3$	$I_2$	$I_1$	$I_0$	$Y_1$	$Y_0$
  0	0	0	1	0	0
  0	0	1	0	0	1
  0	1	0	0	1	0
  1	0	0	0	1	1

• 注意:编码器在任一时刻只能对一个输入信号进行编码。

• 输出表达式：$$Y_1={\overline{I}}_3{I}_2{\overline{I}}_1{\overline{I}}_0+I_3{\overline{I}}_2{\overline{I}}_1{\overline{I}}_0$$
  $$Y_1={\overline{I}}_3{\overline{I}}_2{I}_1{\overline{I}}_0+I_3{\overline{I}}_2{\overline{I}}_1{\overline{I}}_0$$

• 根据表达式:
  如果某一时刻，有两个输入端如$I_1$、$I_2$,同时为1时，输出$Y_1{Y}_0$为00 ;而输出$Y_1{Y}_0$为00本应表示信号$I_0$。

4-1-2 优先编码器

4-2线优先编码器

• 功能表

  $I_3$	$I_2$	$I_1$	$I_0$	$Y_1$	$Y_0$
  0	0	0	1	0	0
  0	0	1	×	0	1
  0	1	×	×	1	0
  1	×	×	×	1	1

• 表达式：$$Y_1=I_2+I_3$$ $$Y_0={\overline{I}}_2{I}_1+I_3$$
• 此时输出$I_1$、$I_2$即使同时为1，输出为10，仍然表示对优先级高的$I_2$的编码。
• 优先编码器实质就是对优先级最高的一个输入信号进行编码来避免输出紊乱。

4-1-3 典型编码器电路

8线-3线优先编码器CD4532

• EI为输入使能端,EO为输出使能端,均为高电平有效。GS为优先编码器工作状态标志。
• 功能表：EI、$I_7$、$I_6$、$I_5$、$I_4$、$I_3$、$I_2$、$I_1$、$I_0$为输入端，$Y_2$、$Y_1$、$Y_0$、$GS$、$EO$为输出端。

EI	$I_7$	$I_6$	$I_5$	$I_4$	$I_3$	$I_2$	$I_1$	$I_0$	$Y_2$	$Y_1$	$Y_0$	$GS$	$EO$
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	1	×	×	×	×	×	×	×	1	1	1	1	0
1	0	1	×	×	×	×	×	×	1	1	0	1	0
1	0	0	1	×	×	×	×	×	1	0	1	1	0
1	0	0	0	1	×	×	×	×	1	0	0	1	0
1	0	0	0	0	1	×	×	×	0	1	1	1	0
1	0	0	0	0	0	1	×	×	0	1	0	1	0
1	0	0	0	0	0	0	1	×	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0

• 工作情况：
  EI=0，编码器不工作。输出端均为低电平,GS和EO也为低电平。
  EI=1，且所有输入端输入都为0时，EO=1,编码器可以串联。
  EI=1，编码器正常工作，此时GS=1表示输入端有高电平信号输入。
• 逻辑表达式：
  $$Y_2=EI(I_7+I_6+I_5+I_4)$$
  $$Y_1=EI(I_7+I_6+{\overline{I}}_5{\overline{I}}_4{I}_3+{\overline{I}}_5{\overline{I}}_4{I}_2)$$
  KaTeX parse error: Undefined control sequence: \overlineI at position 12: Y_0=EI(I_7+\̲o̲v̲e̲r̲l̲i̲n̲e̲I̲_6I_5+\overline…
  KaTeX parse error: Undefined control sequence: \overlineI at position 7: EO=EI(\̲o̲v̲e̲r̲l̲i̲n̲e̲I̲_7\overlineI_6\…
  $$GS=EI(I_7+I_6+I_5+I_4+I_3+I_2+I_1+I_0)$$

4-2 译码器/数据分配器

译码:编码的逆过程，把给定的二进制代码转换为相应的输出信号或另一种形式的代码。
译码器:具有译码功能的逻辑电路。

输入和输出之间要满足：$M\le 2^N$

4-2-1 二进制编码器

将输入代码转换成一一对应的有效信号，在使能控制端有效的情况下，对应每一组输入代码，输出端只有一个输出有效。
注意:输入输出满足$M=2^N$，也称为N线-M线译码器或唯一地址译码器。

（1）2线-4线译码器

• 功能表：$\overline{E}$、$A_1$、$A_2$为输入，${\overline{Y}}_3$、${\overline{Y}}_2$、${\overline{Y}}_1$、${\overline{Y}}_0$为输出。

$\overline{E}$	$A_1$	$A_2$	${\overline{Y}}_3$	${\overline{Y}}_2$	${\overline{Y}}_1$	${\overline{Y}}_0$
1	×	×	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1

• $\overline{E}=0$译码器工作，对应每个代码仅有一个输出端有效，从而识别四种不同的输入代码。
  $${\overline{Y}}_3=\overline{A_1{A}_0}={\overline{m}}_3$$
  $${\overline{Y}}_2=\overline{A_1{\overline{A}}_0}={\overline{m}}_2$$
  $${\overline{Y}}_1=\overline{{\overline{A}}_1{A}_0}={\overline{m}}_1$$
  $${\overline{Y}}_1=\overline{{\overline{A}}_1{A}_0}={\overline{m}}_0$$
  可见，译码器的输出包含了$A_1、A_0$组成的所有最小项。
  （1）3线-8线译码器：74HC138
  
  译码器有3个输入，8个反码输出,输出为低电平有效，3个使能控制端$E_3、{\overline{E}}_2、{\overline{E}}_1$。
• 功能表：

$E_3$	${\overline{E}}_2$	${\overline{E}}_1$	$A_2$	$A_1$	$A_0$	${\overline{Y}}_7$	${\overline{Y}}_6$	${\overline{Y}}_5$	${\overline{Y}}_4$	${\overline{Y}}_3$	${\overline{Y}}_2$	${\overline{Y}}_1$	${\overline{Y}}_0$
0	×	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	×	1	1	1	1	1	1	1	1
×	×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	1	0	1	1	1	0	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	1	1	1

4-2-2 二-十进制译码器

将输入的BCD码译成十个输出信号，有4个输入端，10个输出端，常称为4线-10线译码器。
常用的有8421BCD码集成译码器74HC42。

74HC42输出也为低电平有效,假设输入为1001时，输出端仅Y9为低电平，其他输出端为高电平，对应于十进制数9。
当输入超过0～9范围时,输出均为高电平，无有效译码输出,这超出范围的六个代码1010～1111称为伪码,显然,电路具有拒绝伪码的功能。

4-2-3 显示译码器

（1）由发光二极管构成的七段显示器（LED数码管)

a~g七个发光二极管分段封装而成，共阳极接法将各段阳极接在一起作为公共阳极接到高电平，需要某段发光，则将相应二极管的阴极接低电平，共阴极接法反之。
（2）七段集成显示译码器
将需要显示的十进制数的代码经过译码器译出送到LED数码管，点亮相应的段即可在数码管上显示十进制数。

4-2-4 数据分配器

实现数据分配的逻辑电路,将一路通道上的公共数据根据需要分配到多路通道上去，至于传送到哪路通道上，则需要用唯一地址译码器来决定。
通常数据分配器有1根输入线，n根地址控制线，$2^n$根数据输出线，因此根据输出线的个数也称为$2^n$路数据分配器。

用74HC138译码器实现的数据分配器
译码器的三个输入端A、 A1、A作为选择通道用的地址信号输入,八个输出端作为数据输出通道，三个控制端接法如下:
${\overline{E}}_1$接低电平；$E_3$接高电平；${\overline{E}}_2$接数据线D作为数据输入。
不论D为何值,总有Y通道输出和D相同。即数据D被分配到了Y通道。

74HC138实现的数据分配器功能表

$E_3$	${\overline{E}}_2$	${\overline{E}}_1$	$A_2$	$A_1$	$A_0$	${\overline{Y}}_7$	${\overline{Y}}_6$	${\overline{Y}}_5$	${\overline{Y}}_4$	${\overline{Y}}_3$	${\overline{Y}}_2$	${\overline{Y}}_1$	${\overline{Y}}_0$
1	D	0	0	0	0	1	1	1	1	1	1	1	D
1	D	0	0	0	1	1	1	1	1	1	1	D	1
1	D	0	0	1	0	1	1	1	1	1	D	1	1
1	D	0	0	1	1	1	1	1	1	D	1	1	1
1	D	0	1	0	0	1	1	1	D	1	1	1	1
1	D	0	1	0	1	1	1	D	1	1	1	1	1
1	D	0	1	1	0	1	D	1	1	1	1	1	1
1	D	0	1	1	1	D	1	1	1	1	1	1	1

4-3 数据选择器

实现数据选择功能的逻辑电路，通过选择，按需要把多个通道上的某路数据传送到唯一的公共数据通道。
一般，有$2^n$根输入线和一根输出线,n根选择控制线,因此根据输入线的个数也称为$2^n$选1数据选择器。

• 2选1数据选择器
  
  

选择输入	输出
0	$D_0$
1	$D_1$

$$Y=\overline{S}{D}_0+S{D}_1$$

• 4选1数据选择器
  

$S_1$	$S_0$	Y
0	0	$D_0$
0	1	$D_1$
1	0	$D_2$
1	1	$D_3$

$$Y={\overline{S}}_1{\overline{S}}_0{D}_0+{\overline{S}}_1{S}_0{D}_1+S_1{\overline{S}}_0{D}_2+S_1{S}_0{D}_3=m_0{D}_0+m_1{D}_1+m_2{D}_2+m_3{D}_3=\sum _{i=0}^3{m}_i{D}_i$$

• 数据选择器又称为多路复用器，数据分配器又称为多路分配器,可以用于通信系统中的信号传输。
  常用的八选一集成数据选择器74HC151:
  
  $A_2、A_1、A_0$三位地址输入端，可实现八个数据源$D_0～D_7$的选择。
  输出端Y为同相输出;$\overline{Y}$为反相输出;
  $\overline{E}$为片选信号，低电平有效。
  功能表：

$\overline{E}$	$A_2$	$A_1$	$A_0$	$Y$	$\overline{Y}$
1	×	×	×	0	1
0	0	0	0	$D_0$	${\overline{D}}_0$
0	0	0	1	$D_1$	${\overline{D}}_1$
0	0	1	0	$D_2$	${\overline{D}}_2$
0	0	1	1	$D_3$	${\overline{D}}_3$
0	1	0	0	$D_4$	${\overline{D}}_4$
0	1	0	1	$D_5$	${\overline{D}}_5$
0	1	1	0	$D_6$	${\overline{D}}_6$
0	1	1	1	$D_7$	${\overline{D}}_7$

4-4 数值比较器

4-4-1 一位数值比较器

实现两个一位二进制数数值比较的逻辑电路。

输入变量:A、B
输出变量:$F_{A>B}$、$F_{A<B}$、$F_{A=B}$当输出取值为1时表示相应的比较结果成立，反之取值为0。

4-4-2 多位数值比较器

需要考虑各个位上的数值以及位与位之间的关系。

4-5 算数运算电路

4-5-1 半加器和全加器

• 半加:在做二进制加法运算时只考虑两个加数本身，而不考虑低位有无进位。
• 半加器:实现半加运算的逻辑电路。

A、B为两个1位二进制加数,S为两数的和,C为向高位产生的进位。
真值表：

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

逻辑表达式为：$$S=\overline{A}B+A\overline{B}=A\oplus B$$
$$C=AB$$

• 全加:不仅考虑两个加数本身，还考虑来自相邻低位的进位，并根据求和结果给出向高位的进位信号。
• 全加器:实现全加运算的逻辑电路。

真值表：

A	B	$C_i$	S	$C_0$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

由真值表可得全加器的逻辑表达式：
$$S=A\oplus B\oplus C_i$$
$$C_0=AB+(A\oplus B)C_i$$

4-5-2 多位数加法器

将多个全加器串行进位的方法就可组成多位数加法器。
特点:电路简单，但速度较慢。