PCB设计系列学习-高速ADC 布局布线规则

目录

概要

整体架构流程

技术名词解释

技术细节

1.AGND与DGND

2.PDS设计

3.裸露焊盘的设计

4.层间交叉耦合的问题

小结

概要

提示：这里可以添加技术概要

本文主要介绍高速ADC的布局布线规则

整体架构流程

提示：这里可以添加技术整体架构

大致分为几个部门逐步区描述

技术名词解释

提示：这里可以添加技术名词解释

ADC：

技术细节

1.AGND与DGND

         为了确保设计性能达到数据手册的技术规格，使用高速转换器时，必须遵守一些指导原则。首先，有一个常见的问题:“AGND和DGND接地层应当分离吗?”简单回答是:视情况而定。
         详细回答则是:通常不分离。因为在大多数情况下，分离接地层只会增加返回电流的电感，它所带来的坏处大于好处。从公式V= L(di/dt)可以看出，随着电感增加，电压噪声会提高。而随着开关电流增大〔因为转换器采样速率提高)，电压噪声同样会提高。因此，接地层应当连在一起。
          一个例子是，在一些应用中，为了符合传统设计要求，必须将脏乱的总线电源或数字电路放在某些区域，同时还受尺寸限制的影响，使得电路板无法实现良好的布局分割，在这种情况下，分离接地层是实现良好性能的关键。然而，为使整体设计有效，必须在电路板的某个地方通过一个电桥或连接点将这些接地层连在一起。因此，应将连接点均匀地分布在分离的接地层上。最终，PCB 上往往会有一个连接点成为返回电流通过而不会导致性能降低的最佳位置。此连接点通常位于转换器附近或下方。

         设计电源层时，应使用这些层可以使用的所有铜线。如果可能，请勿让这些层共用走线，因为额外的走线和过孔会将电源层分割成较小的碎块，从而迅速损害电源层。由此产生的稀疏电源层可以将电流路径挤压到最需要这些路径的地方，即转换器的电源引脚。挤压过孔与走线之间的电流会提高电阻，导致转换器的电源引脚发生轻微的压降。
         最后，电源层的放置至关重要，切勿将高噪声的数字电源层叠放在模拟电源层上，否则二者虽然位于不同的层，但仍有可能耦合。为将系统性能下降的风险降至最低，设计中应尽可能将这些类型的层隔开而不是叠加在一起。

2.PDS设计

            第一部分讨论了为什么AGND 和DGND接地层未必一定分离，除非设计的具体情况要求您必须这么做。这部分讨论印刷电路板(PCB)的输电系统(PDS)设计，这一任务常被忽视，但对于系统级模拟和数字设计人员却至关重要。
            PDS 的设计目标是将响应电源电流需求而产生的电压纹波降至最低。所有电路都需要电流，有些电路需求量较大，有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源层或接地层以及良好的PCB层叠，可以将因电路的电流需求而产生的电压纹波降至最低。例如，如果设计的开关电流为1及4，PDS 的阻抗为10m0，则最大电压纹波为10mv 。
           首先，应当设计一个支持较大层电容的PCB层叠结构。例如，六层堆叠可能包含顶部信号层．第一接地层．第一电源层．第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近，这两层间距为2到3密尔，形成一个固有层电容。此电容的最大优点是它是免费的，只需在PCB制造笔记中注明。如果必须分割电源层，同一层上有多个VDD电源轨，则应使用尽可能大的电源层。不要留下空洞，同时也应注意敏感电路。这将使该VDD层的电容最大。如果设计允许存在额外的层〔本例中是从六层变为八层），则应将两个额外的接地层放在第一和第二电源层之间。在核心间距同样为2到3密尔的情况下，此时层叠结构的固有电容将加倍。
          对于理想的PCB层叠，电源层起始入口点和DUT周围均应使用去耦电容，这将确保PDS阻抗在整个频率范围内均较低。使用若干0.OO1uF 至100uF 的电容有助于覆盖该范围。没有必要各处都配置电容;电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施，则说明电路存在其它问题。

3.裸露焊盘的设计

          裸露焊盘〔引脚0)指的是大多数现代高速IC下方的一个焊盘，它是一个重要的连接，芯片的所有内部接地都是通过它连接到器件下方的中心点。裸露焊盘的存在使许多转换器和放大器可以省去接地引脚。关键是将该焊盘焊接到PCB时，要形成稳定可靠的电气连接和散热连接，否则系统可能会遭到严重破坏。
        通过以下三个步骤，可以实现裸露焊盘的最佳电气和散热连接。首先，在可能的情况下，应在各PCB层上复制裸露焊盘，这将为所有接地提供较厚的散热连接，从而快速散热，对于高功耗器件尤其重要。在电气方面，这将为所有接地层提供良好的等电位连接。在底层上复制裸露焊盘时，它可以用作去耦接地点和安装散热器的地方。其次，将裸露焊盘分割成多个相同的部分。以棋盘状最佳，可以通过丝网交叉格栅或焊罩来实现。在回流焊组装过程中，无法决定焊膏如何流动以建立器件与PCB的连接，因此连接可能存在，但分布不均，更糟糕的情况是连接很小并且位于拐角处。将裸露焊盘分割为若干较小的部分可以使各个区域都有一个连接点，从而确保器件与PCB之间形成可靠.均匀的连接。
             最后，应当确保各部分都有过孔连接到地。各区域通常都很大，足以放置多个过孔。组装之前，务必用焊膏或环氧树脂填充每个过孔，这一步非常重要，这样才能确保裸露焊盘焊膏不会回流到过孔空洞中，否则会降低正确连接的机率。
            对于理想的PCB层叠，电源层起始入口点和DUT周围均应使用去耦电容，这将确保PDS阻抗在整个频率范围内均较低。使用若干0.OO1uF 至100uF 的电容有助于覆盖该范围。没有必要各处都配置电容;电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施，则说明电路存在其它问题。

4.层间交叉耦合的问题

                  选择相邻层中的一层，并在该层面注入信号。然后，将交叉耦合层连接到一个频谱分析仪。可以看到，耦合到相邻层的信号非常多。即使间距4密尔，某种意义上相邻层仍会形成一个电容，因此在某些频率下，信号仍会从一个层耦合到另一个层。假设某层上的高噪声数字部分具有高速开关的Ⅳ信号，层间隔离为 6OdB时，非受駆层将看到从受駆层耦合而来的 1mV信号。对于2Vp-p满量程摆幅的12位模数转换(ADC)而言，这意味着2LSB(最低有效位）的耦合。对于特定的系统，这可能不成问题，但应注意，当分辨率从12位提高到4位时，灵敏度会提高四倍．因而误差将增大到 8LSB。
            忽略交叉面/交叉层耦合可能不会导致系统设计失败，或者削弱设计，但必须保持警惕，因为两个层面之间的耦合可能比想象的要多。
在目标频谱内发现噪声杂散耦合时，应注意这一点。有时候，布局布线会导致非预期信号或层交叉耦合至不同层。调试敏感系统时请记住这一点:问题可能出在下面一层。
             对于理想的PCB层叠，电源层起始入口点和DUT周围均应使用去耦电容，这将确保PDS阻抗在整个频率范围内均较低。使用若干0.OO1uF 至100uF 的电容有助于覆盖该范围。没有必要各处都配置电容;电容正对着DUT对接会破坏所有的制造规则。如果需要这种严厉的措施，则说明电路存在其它问题。

小结

本文主要从各个方面分享了高速ADC设计个的布局布线规则。