Modelsim仿真Xilinx工程时IP核不生效

        在做Xilinx的仿真时一直被IP核无法在Modelsim中生效的问题所困扰，即使在modelsim的do脚本中vlog了IP核的*_netlist.v仍然无效，导致很长一段时间做Xilinx的仿真一直使用Vivado自带的simulation工具。

        Vivado自带的工具在进行仿真时，有些低级错误无法给出有效提示，最简单的例如：

always @ （posedge i_clk） begin

        if (i_rst) begin

                r_time <= 8'd0;

        end

        else begin

                r_time <= r_time + 8'd1;;

        end

end

        以上代码中有两个“;”，这种错误在Vivado中做仿真时给不出有效提示，但是用Modelsim做仿真时却可以给出有效提示；

        另外Modelsim做仿真的速度属实还是要快很多。

        基于以上的优点，这次做新模块的功能开发，重新捡起Modelsim做仿真。

        言归正传，经过实践，通过在Vivado中的sources页面中，找到IP sources页面，然后找到对应IP核点击它的下拉框中的“Simulation”，可以发现这个IP核的仿真文件。仿真文件里面可以看到除了“*_netlist.v”文件，还有其他的文件。

        我这里简单粗暴的将“Simulation”下面的所有.v文件全部在do脚本中vlog了一遍，重新仿真波形正常。