[Xilinx IP] 除法 Divider Generator (5.1) 余数 小数

Xilinx的除法IP Divider Generator

Remainder Type 为 Remainder 时，取余数。

Remainder Type 为 Fractional 时，取小数。

！！！Operand Sign 为 Signed 时，Fractional是带符号的。如图中Fractional Width 为 16 时，m_axis_dout_tdata(15)为小数部分的符号位！！！