NXP i.MX 6ULL工业核心板硬件说明书（ ARM Cortex-A7，主频792MHz）

1          硬件资源

创龙科技SOM-TLIMX6U是一款基于NXP i.MX 6ULL的ARM Cortex-A7高性能低功耗处理器设计的低成本工业级核心板，主频792MHz，通过邮票孔连接方式引出Ethernet、UART、CAN、LCD、USB等接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

SOM-TLIMX6U核心板板载CPU、ROM、RAM、晶振、电源、LED等硬件资源，并通过邮票孔连接方式引出IO。

图 1 核心板硬件框图

图 2

图 3

1.1    CPU

核心板CPU型号为MCIMX6Y2CVM08AB，MAPBGA封装，工作温度为-40°C~105°C，引脚数量为289个，尺寸为14mm*14mm。

图 4 NXP i.MX 6ULL处理器功能框图

1.2    ROM

核心板通过GPMI总线连接NAND FLASH，采用8bit数据线，NAND FLASH型号兼容SkyHigh Memory公司的S34ML02G2(256MByte)和旺宏电子(Mxic)公司的MX30LF2G18AC(256MByte)。

核心板内部，eMMC与NAND FLASH在PCB板上使用叠封装形式，因此核心板可选贴eMMC。核心板通过uSDHC2(MMC2)总线连接eMMC，采用8bit数据线，eMMC型号兼容康盈(Kowin)公司的KAS0411D(4GByte)和SkyHigh Memory公司的S40FC004(4GByte)。

1.3    RAM

核心板通过专用DRAM总线连接1片DDR3，采用16bit数据线。DDR3型号兼容南亚科技(Nanya)的NT5CC128M16JR(256MByte)、NT5CC256M16ER(512MByte)，支持DDR3-800工作模式(400MHz)。

1.4    晶振

核心板采用一个工业级晶振(OSC)为CPU提供系统时钟源，时钟频率为24MHz，精度为±20ppm。

1.5    电源

核心板采用分立电源供电设计，所选电源方案均满足工业级环境使用要求。电源系统设计满足CPU的供电和上电、掉电时序要求，采用5V直流电源供电。

1.6    LED

核心板板载三个LED。其中LED0为电源指示灯，系统上电后默认会点亮。LED1和LED2为用户可编程指示灯，分别对应GPIO5_IO00和GPIO5_IO01两个引脚，高电平点亮。

图 5

图 6

1.7    外设资源

核心板引出的主要外设资源及性能参数如下表所示。

表 1

外设资源	数量	性能参数
Display	1	支持24-bit/18-bit/16-bit/8-bit并行显示； 显示时钟频率高达85MHz，分辨率高达WXGA(1366x768)；
Camera(CSI)	1	最高支持24-bit并行输入和133.3MHz像素时钟； 支持8-bit/16-bit/24-bit数据端口，用于YCbCr、YUV、RGB数据输入； 支持8-bit/10-bit/16-bit数据端口，用于Bayer数据输入；
UART	8	最高支持波特率为5.0Mbps； 支持RTS/CTS硬件流控制；
FlexCAN	2	支持CAN 2.0B规范，支持标准帧和扩展帧；
SAI	3	同步音频(Synchronous Audio Interface)接口； 支持具有帧同步的全双工串行接口，如I2S、AC97、TDM；
ESAI	1	全双工增强串行音频（Enhanced Serial Audio Interface）接口； 用于工业标准编解码器、SPDIF收发器等各种串行设备通信；
SPI	4	每路高达4个片选信号； 最高支持52Mb/s数据速率；
I2C	4	支持标准模式和快速模式； 标准模式最高支持100Kb/s传输速率； 快速模式最高支持400Kb/s传输速率；
Ethernet	2	采用RMII接口； 支持10/100M网口配置； 支持网络自适应；
USB	2	支持USB 2.0 OTG模式； 支持High-Speed/Full-Speed/Low-Speed模式；
uSDHC	1	支持1-bit/4-bit的SD和SDIO模式； 支持1-bit/4-bit/8-bit的MMC模式； 备注：核心板板载eMMC设备已使用uSDHC2，仅引出uSDHC1至邮票孔；
PWM	8	具有16-bit时基计数器；
Watchdog	3	支持时间设置范围为0.5s~128s； 时间分辨率为0.5s；
EIM(External Interface Module)	1	支持NOR FLASH、PSRAM、SRAM； 支持4个片选信号； 最高支持27bit地址线、16bit数据线；
QSPI	1	双通道QSPI，每通道包含4-bit数据线、2个外部片选信号； 支持单线、双线、四线模式； 最高支持100MHz工作频率；
JTAG	1	支持边界扫描； 支持IEEE 1149.1和IEEE 1149.6；
Temperature Sensor	1	传感分辨率为1摄氏度；
ADC	2	12-bit模数转换器(ADC)，最高支持10个输入通道； 采样频率高达1.4MSPS； 电压输入范围一般为0~3.3V；

部分外设资源存在引脚复用情况，可在实际开发过程中使用产品资料“4-软件资料\Tools\Windows\”目录下的Config Tools for i.MX工具对外设资源进行合理分配。Config Tools for i.MX工具官方参考链接为：www.nxp.com/design/designs/config-tools-for-i-mx-applications-processors:CONFIG-TOOLS-IMX。

2          引脚说明

2.1    引脚排列

核心板邮票孔引脚采用2x 30pin + 2x 40pin，共140pin规格，引脚排列如下图所示。

 

图 7 核心板引脚排列示意图

2.2    引脚定义

核心板引脚定义如下表。

其中“邮票孔引脚号”为核心板邮票孔引脚序列号，“芯片引脚号”为CPU引脚序列号，“引脚信号名称”为CPU引脚信号名称，“引脚功能”为核心板引脚推荐功能描述。

引脚信号名称中，如包含"PU"、"PD"，则分别指该引脚在核心板内部已进行上拉、已进行下拉。请勿改变"PU"、"PD"引脚的上下拉状态，否则将可能导致核心板部分功能异常。

2.2.1            Pin1~Pin40

表 2

邮票孔引脚号	芯片引脚号	引脚信号名称	引脚功能	参考电平
1	D2	D2//3V3	ECSPI1	3.3V
2	D1	D1//3V3	ECSPI1	3.3V
3	-	RESET_OUT/PU/3V3	Reset Output	3.3V
4	R8	R8//3V3	ON/OFF	3.3V
5	P8	P8/POR_IN/3V3	Reset Input	3.3V
6	T10	T10//3V3	BOOT_MODE	3.3V
7	U10	U10//3V3	BOOT_MODE	3.3V
8	R6	R6//3V3	GPIO	3.3V
9	N8	N8//3V3	GPIO	3.3V
10	N9	N9//3V3	GPIO	3.3V
11	P9	P9//3V3	GPIO	3.3V
12	P10	P10//3V3	GPIO	3.3V
13	N10	N10//3V3	GPIO	3.3V
14	P11	P11//3V3	GPIO	3.3V
15	N11	N11//3V3	GPIO	3.3V
16	-	GND	GND	GND
17	T13	T13/	USB2	-
18	U13	U13/	USB2	-
19	T15	T15/	USB1	-
20	U15	U15/	USB1	-
21	-	VDD_5V_USB_OTG2	USB2	-
22	-	VDD_5V_USB_OTG1	USB1	-
23	U16	U16/	USB1	-
24	-	GND	GND	GND
25	M14	M14//3V3	JTAG/SAI	3.3V
26	P14	P14//3V3	JTAG/SAI	3.3V
27	N15	N15//3V3	JTAG/SAI	3.3V
28	N16	N16//3V3	JTAG/SAI	3.3V
29	N14	N14//3V3	JTAG/SAI	3.3V
30	P15	P15//PD/3V3	GPIO	3.3V
31	K13	K13//3V3	USB1	3.3V
32	L14	L14//3V3	I2C1	3.3V
33	M15	M15//3V3	GPIO	3.3V
34	N17	N17//3V3	PWM1	3.3V
35	M16	M16//3V3	GPIO	3.3V
36	M17	M17//3V3	USB2	3.3V
37	L15	L15//3V3	GPIO	3.3V
38	L17	L17//3V3	I2C1	3.3V
39	L16	L16//3V3	MDIO	3.3V
40	K17	K17//3V3	MDIO	3.3V

2.2.2            Pin41~Pin70

表 3

邮票孔引脚号	芯片引脚号	引脚信号名称	引脚功能	参考电平
41	-	GND	GND	GND
42	P16	P16/	CLK1	-
43	P17	P17/	CLK1	-
44	-	GND	GND	GND
45	K14	K14//3V3	UART1	3.3V
46	K16	K16//3V3	UART1	3.3V
47	J14	J14//3V3	UART1	3.3V
48	K15	K15//3V3	GPIO	3.3V
49	J17	J17//3V3	UART2	3.3V
50	J16	J16//3V3	UART2	3.3V
51	H14	H14//3V3	UART2	3.3V
52	J15	J15//3V3	UART2	3.3V
53	H17	H17//3V3	UART3	3.3V
54	H16	H16//3V3	UART3	3.3V
55	G14	G14//3V3	UART3	3.3V
56	H15	H15//3V3	UART3	3.3V
57	G17	G17//3V3	UART4	3.3V
58	G16	G16//3V3	UART4	3.3V
59	F17	F17//3V3	UART5	3.3V
60	G13	G13//3V3	UART5	3.3V
61	-	GND	GND	GND
62	F15	F15//3V3	ENET1	3.3V
63	E14	E14//3V3	ENET1	3.3V
64	E15	E15//3V3	ENET1	3.3V
65	F14	F14//3V3	ENET1	3.3V
66	F16	F16//3V3	ENET1	3.3V
67	E17	E17//3V3	ENET1	3.3V
68	E16	E16//3V3	ENET1	3.3V
69	D15	D15//3V3	ENET1	3.3V
70	-	GND	GND	GND

2.2.3            Pin71~Pin110

表 4

邮票孔引脚号	芯片引脚号	引脚信号名称	引脚功能	参考电平
71	-	GND	GND	GND
72	D16	D16//3V3	ENET2	3.3V
73	B17	B17//3V3	ENET2	3.3V
74	C17	C17//3V3	ENET2	3.3V
75	C16	C16//3V3	ENET2	3.3V
76	A15	A15//3V3	ENET2	3.3V
77	A16	A16//3V3	ENET2	3.3V
78	B15	B15//3V3	ENET2	3.3V
79	D17	D17//3V3	ENET2	3.3V
80	-	GND	GND	GND
81	B16	B16//3V3	LCD/BOOT_CFG	3.3V
82	C14	C14//3V3	LCD/BOOT_CFG	3.3V
83	B14	B14//3V3	LCD/BOOT_CFG	3.3V
84	A14	A14//3V3	LCD/BOOT_CFG	3.3V
85	C13	C13//3V3	LCD/BOOT_CFG	3.3V
86	D14	D14//3V3	LCD/BOOT_CFG	3.3V
87	D13	D13//3V3	LCD/BOOT_CFG	3.3V
88	E12	E12//3V3	LCD/BOOT_CFG	3.3V
89	A12	A12//3V3	LCD/BOOT_CFG	3.3V
90	C12	C12//3V3	LCD/BOOT_CFG	3.3V
91	A11	A11//3V3	LCD/BOOT_CFG	3.3V
92	D12	D12//3V3	LCD/BOOT_CFG	3.3V
93	A10	A10//3V3	LCD/BOOT_CFG	3.3V
94	D11	D11//3V3	LCD/BOOT_CFG	3.3V
95	D10	D10//3V3	LCD/BOOT_CFG	3.3V
96	B13	B13//3V3	LCD/BOOT_CFG	3.3V
97	A13	A13//3V3	LCD/BOOT_CFG	3.3V
98	B12	B12//3V3	LCD/BOOT_CFG	3.3V
99	B11	B11//3V3	LCD/BOOT_CFG	3.3V
100	B10	B10//3V3	LCD/BOOT_CFG	3.3V
101	C10	C10//3V3	LCD/BOOT_CFG	3.3V
102	E10	E10//3V3	LCD/BOOT_CFG	3.3V
103	D9	D9//3V3	LCD	3.3V
104	C9	C9//3V3	LCD	3.3V
105	A9	A9//3V3	LCD/BOOT_CFG	3.3V
106	B9	B9//3V3	LCD/BOOT_CFG	3.3V
107	B8	B8//3V3	LCD	3.3V
108	A8	A8//3V3	LCD	3.3V
109	E9	E9//3V3	GPIO	3.3V
110	-	GND	GND	GND

2.2.4            Pin111~Pin140

表 5

邮票孔引脚号	芯片引脚号	引脚信号名称	引脚功能	参考电平
111	-	VDD_5V_MAIN	5V Power Input	5V
112	-	VDD_5V_MAIN	5V Power Input	5V
113	-	NC	NC	-
114	-	VDD_3V3_SNVS	3.3V Power Output	3.3V
115	-	VDD_3V3_NAND/VDD_1V8_EMMC/VDD_ADJ_QSPI	1.8V/3.3V Power Output	1.8V/3.3V
116	-	GND	GND	GND
117	D5	D5//PU/ADJ	QSPI	1.8V/3.3V
118	E6	E6//ADJ	QSPI	1.8V/3.3V
119	A3	A3//PU/ADJ	QSPI	1.8V/3.3V
120	C5	C5//PU/ADJ	QSPI	1.8V/3.3V
121	B5	B5//ADJ	QSPI	1.8V/3.3V
122	A4	A4//ADJ	QSPI	1.8V/3.3V
123	-	GND	GND	GND
124	A2	A2//3V3	uSDHC1	3.3V
125	B2	B2//3V3	uSDHC1	3.3V
126	B1	B1//3V3	uSDHC1	3.3V
127	B3	B3//PU/3V3	uSDHC1	3.3V
128	C2	C2//3V3	uSDHC1	3.3V
129	C1	C1//3V3	uSDHC1	3.3V
130	-	GND	GND	GND
131	E5	E5//3V3	UART6	3.3V
132	F5	F5//3V3	UART6	3.3V
133	D4	D4//3V3	ECSPI1	3.3V
134	D3	D3//3V3	ECSPI1	3.3V
135	E4	E4//3V3	GPIO	3.3V
136	E3	E3//3V3	GPIO	3.3V
137	F3	F3//3V3	GPIO	3.3V
138	E2	E2//3V3	GPIO	3.3V
139	E1	E1//3V3	GPIO	3.3V
140	F2	F2//3V3	GPIO	3.3V

2.3    内部引脚使用说明

“邮票孔引脚号”为"-"表示核心板该内部引脚未引出至邮票孔，其他代表内部已使用且同时引出至核心板邮票孔。

表 6

邮票孔引脚号	芯片引脚号	引脚信号名称	引脚功能	参考电平
-	T16	T16/XTALI	OSC(Y1)	1.1V
-	T17	T17/XTALO	OSC(Y1)	1.1V
120	C5	C5//PU/ADJ	NAND/QSPI	1.8V/3.3V
121	B5	B5//ADJ	NAND/QSPI	1.8V/3.3V
-	B4	B4/NAND_ALE/SD2_nRST/PD/ADJ	NAND/uSDHC2	1.8V/3.3V
119	A3	A3//PU/ADJ	NAND/QSPI	1.8V/3.3V
-	D8	D8/NAND_nRE/SD2_CLK/ADJ	NAND/uSDHC2	1.8V/3.3V
117	D5	D5//PU/ADJ	NAND/QSPI	1.8V/3.3V
-	C8	C8/NAND_nWE/SD2_CMD/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
122	A4	A4//ADJ	NAND/QSPI	1.8V/3.3V
-	D7	D7/NAND_DATA0/SD2_DATA0/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	B7	B7/NAND_DATA1/SD2_DATA1/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	A7	A7/NAND_DATA2/SD2_DATA2/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	D6	D6/NAND_DATA3/SD2_DATA3/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	C6	C6/NAND_DATA4/SD2_DATA4/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	B6	B6/NAND_DATA5/SD2_DATA5/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	A6	A6/NAND_DATA6/SD2_DATA6/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
-	A5	A5/NAND_DATA7/SD2_DATA7/PU/ADJ	NAND/uSDHC2	1.8V/3.3V
118	E6	E6//ADJ	NAND/QSPI	1.8V/3.3V
5	P8	P8/POR_B/3V3	POR_B	3.3V
-	T9	T9/PMIC_ON_REQ/3V3	PMIC_ON_REQ	3.3V
109	E9	E9//3V3	NWDOG	3.3V

2.4    内部引脚配置说明

下表为核心板内部已作上下拉配置引脚的说明。表中未说明的引脚，核心板内部默认未作上下拉配置，直接引出至邮票孔。

表 7

邮票孔引脚号	芯片引脚号	引脚信号名称	上下拉配置	上下拉电阻值
120	C5	C5//PU/ADJ	上拉1.8V/3.3V	10K
119	A3	A3//PU/ADJ	上拉1.8V/3.3V	10K
117	D5	D5//PU/ADJ	上拉1.8V/3.3V	10K
128	C2	C2//3V3	上拉3.3V	10K
127	B3	B3//PU/3V3	上拉3.3V	10K
30	P15	P15//PD/3V3	下拉GND	10K
3	-	RESET_OUT/PU/3V3	上拉3.3V	1K

2.5    功能引脚信号走线长度与阻抗说明

下表为核心板uSDHC、ENET、LCD、USB、QSPI等功能引脚信号PCB走线长度与阻抗说明。

表 8

芯片引脚号	引脚信号名称	引脚功能	走线长度/mil	阻抗说明
A2	A2//3V3	uSDHC1	1222.94	单端50ohm
B1	B1//3V3	uSDHC1	1199.92	单端50ohm
B2	B2//3V3	uSDHC1	1205.75	单端50ohm
B3	B3//PU/3V3	uSDHC1	1276.98	单端50ohm
C1	C1//3V3	uSDHC1	1244.88	单端50ohm
C2	C2//3V3	uSDHC1	1226.88	单端50ohm
D15	D15//3V3	ENET1	775.43	单端50ohm
E14	E14//3V3	ENET1	721.32	单端50ohm
E15	E15//3V3	ENET1	673.13	单端50ohm
E16	E16//3V3	ENET1	746.89	单端50ohm
E17	E17//3V3	ENET1	720.53	单端50ohm
F15	F15//3V3	ENET1	712	单端50ohm
F16	F16//3V3	ENET1	748.49	单端50ohm
A15	A15//3V3	ENET2	771.45	单端50ohm
A16	A16//3V3	ENET2	745.85	单端50ohm
B15	B15//3V3	ENET2	795.59	单端50ohm
B17	B17//3V3	ENET2	770.85	单端50ohm
C16	C16//3V3	ENET2	807.88	单端50ohm
C17	C17//3V3	ENET2	798.98	单端50ohm
D16	D16//3V3	ENET2	888.68	单端50ohm
A8	A8//3V3	LCD	1380.13	单端50ohm
A9	A9//3V3	LCD	1369.47	单端50ohm
A10	A10//3V3	LCD	1351.83	单端50ohm
A11	A11//3V3	LCD	1346.34	单端50ohm
A12	A12//3V3	LCD	1350.12	单端50ohm
A13	A13//3V3	LCD	1356.12	单端50ohm
A14	A14//3V3	LCD	1356.38	单端50ohm
B8	B8//3V3	LCD	1410.07	单端50ohm
B9	B9//3V3	LCD	1381.04	单端50ohm
B10	B10//3V3	LCD	1348.62	单端50ohm
B11	B11//3V3	LCD	1342.72	单端50ohm
B12	B12//3V3	LCD	1348.68	单端50ohm
B13	B13//3V3	LCD	1344.69	单端50ohm
B14	B14//3V3	LCD	1369.39	单端50ohm
B16	B16//3V3	LCD	1391.65	单端50ohm
C9	C9//3V3	LCD	1363.1	单端50ohm
C10	C10//3V3	LCD	1350.72	单端50ohm
C12	C12//3V3	LCD	1406.23	单端50ohm
C13	C13//3V3	LCD	1393.6	单端50ohm
C14	C14//3V3	LCD	1362.31	单端50ohm
D9	D9//3V3	LCD	1404.29	单端50ohm
D10	D10//3V3	LCD	1364.28	单端50ohm
D11	D11//3V3	LCD	1357.99	单端50ohm
D12	D12//3V3	LCD	1363.44	单端50ohm
D13	D13//3V3	LCD	1349.48	单端50ohm
D14	D14//3V3	LCD	1354.16	单端50ohm
E10	E10//3V3	LCD	1413.96	单端50ohm
E12	E12//3V3	LCD	1380.71	单端50ohm
T15	T15/	USB1	814.88	差分90ohm
U15	U15/	USB1	813.6	差分90ohm
T13	T13/	USB2	784.55	差分90ohm
U13	U13/	USB2	785.29	差分90ohm
A3	A3//PU/ADJ	QSPI	1885.89	单端50ohm
A4	A4//ADJ	QSPI	1774.97	单端50ohm
B5	B5//ADJ	QSPI	1587.34	单端50ohm
C5	C5//PU/ADJ	QSPI	1864.98	单端50ohm
D5	D5//PU/ADJ	QSPI	1939.82	单端50ohm
E6	E6//ADJ	QSPI	1599.79	单端50ohm

3          电气特性

3.1    工作环境

表 9

环境参数	最小值	典型值	最大值
工作温度	-40°C	/	85°C
存储温度	-50°C	/	90°C
工作湿度	35%（无凝露）	/	75%（无凝露）
存储湿度	35%（无凝露）	/	75%（无凝露）
工作电压	/	5.0V	/

3.2    功耗测试

表 10

工作状态	电压典型值	电流典型值	功耗典型值
空闲状态	5.0V	0.073A	0.365W
满负荷状态	5.0V	0.161A	0.805W

备注：功耗基于TLIMX6U-EVM评估板测得。功耗测试数据与具体应用场景有关，测试数据仅供参考。

空闲状态：系统启动，评估板不接入其他外接模块，不执行程序。

满负荷状态：系统启动，评估板不接入其他外接模块，运行DDR压力读写测试程序，ARM Cortex-A7核心使用率约为100%。

3.3    热成像图

核心板未安装散热片与风扇，在常温环境、自然散热、满负荷状态下稳定工作10min后，测得热成像图如下所示。

备注：不同测试条件下结果会有所差异，数据仅供参考。

图 8

请参考如上测试结果，并根据实际情况合理选择散热方式。

4          机械尺寸

核心板主要硬件相关参数如下所示，仅供参考。

表 11

重量	7.9g
PCB尺寸	35mm*45mm
PCB层数	8层
PCB板厚	1.6mm
元器件最高高度	1.45mm

图 9

元器件最高高度：指核心板最高元器件水平面与PCB正面水平面的高度差。核心板最高元器件为二极管(D1~D7)。

图 10

5          底板设计注意事项

5.1    最小系统设计

基于SOM-TLIMX6U核心板进行底板设计时，请务必满足最小系统设计要求，具体如下。

5.1.1            电源设计说明

（1）        VDD_5V_MAIN

VDD_5V_MAIN为核心板的主供电输入，以及为底板其它外设供电，电源功率建议参考评估板按最大2W进行设计。

图 11

VDD_5V_MAIN在核心板内部未预留总电源输入的储能大电容，底板设计时请参照评估底板原理图，在靠近邮票孔焊盘位置放置储能大电容。

图 12

（2）        VDD_3V3_SOM_OUT(VDD_3V3_SNVS)

VDD_3V3_SOM_OUT(VDD_3V3_SNVS)为BOOT MODE[1:0]信号的上拉配置电源，最大电流约为50mA，请勿用于其他负载供电。

图 13

（3）        VDD_ADJ_SOM_OUT(VDD_ADJ_NAND)

VDD_ADJ_SOM_OUT(VDD_ADJ_NAND)输出电压值可由核心板配置，最大输出电流约为50mA，请勿用于其他负载供电。当核心板为NAND FLASH版本时，输出电压值为3.3V；当核心板为eMMC版本时，输出电压值为1.8V。

图 14

图 15

（4）        VDD_3V3_MAIN

VDD_3V3_MAIN为评估底板外设接口电源。为使VDD_3V3_MAIN满足处理器的上电、掉电时序要求，推荐使用VDD_ADJ_SOM_OUT(VDD_ADJ_NAND)电源来控制VDD_3V3_MAIN的电源使能。

图 16

5.1.2            系统启动配置

由于BOOT SET引脚与LCD存在复用关系，若使用LCD外接设备，请保证CPU在上电初始化过程中BOOT SET引脚电平不受外接设备的影响，否则将会导致CPU无法正常启动。

核心板内部BOOT SET引脚均未设计上下拉电阻，需在底板设计启动配置电路。设计系统启动配置电路时，请参考评估底板BOOT SET部分电路进行相关设计。

图 17

图 18

5.1.3            系统复位信号

（1）        P8/POR_IN/3V3

P8/POR_IN/3V3为核心板的上电复位输入引脚，默认情况请设计100K上拉电阻处理。

（2）        RESET_OUT/PU/3V3

RESET_OUT/PU/3V3为CPU的复位输入和核心板的复位输出引脚，核心板内部已设计1K上拉电阻，默认情况请悬空处理。对于有严格上电复位顺序的外设，需结合外设的上电和复位时序来使用RESET_OUT/PU/3V3。

（3）        R8//3V3

R8//3V3为CPU的开关机控制引脚，默认情况请悬空处理。

5.2    其他设计注意事项

5.2.1            保留Micro SD接口

评估底板通过uSDHC1总线引出Micro SD接口，主要用于调试过程中使用Linux系统启动卡来启动系统，或批量生产时可基于Micro SD卡快速固化系统，底板设计时建议保留此外设接口。

5.2.2            保留UART1接口

评估底板将UART1_RXD和UART1_TXD引脚通过CH340T芯片引至Micro USB接口，作为系统调试串口使用，底板设计时建议保留UART1作为系统调试串口。

如需获取更完整的关于NXP i.MX 6ULL工业核心板硬件的开发资料或有相关疑问，欢迎在评论区留言，感谢您的关注!