华中科技大学计算机组成原理 -运算器设计（全部通关）

前言

本实训项目帮助学生从可控加减法单元，先行进位电路，四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器，乘法流水线，实现原码一位乘法器，补码一位乘法器、运算器等教材上的核心内容

第1关 8位可控加减法电路设计

利用已经封装好的全加器设计8位串行可控加减法电路，其电路引脚定义如图所示，用户可以直接使用在电路中使用对应的隧道标签，其中 X，Y 为两输入数，Sub 为加减控制信号，S 为运算结果输出，Cout 为进位输出，OF 为有符号运算溢出位

第2关 CLA182四位先行进位电路设计

在 Logisim 中打开 alu.circ 文件，按照图中定义的输入输出引脚，在对应子电路中实现可级联的4位先行进位电路。其中 Gi，Pi 为进位生成函数和传递函数，Cin 为进位输入，C1~C4 为进位输出，G，P 为成组进位生成函数和成组进位传递函数。

第3关 4位快速加法器设计

利用前一步设计好的四位先行进位电路构造四位快速加法器，其引脚定义如图所示，其中 X，Y 为四位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为 4 位成组进位生成函数和成组进位传递函数。

第4关 16位快速加法器设计

4.在 Logisim 中打开 alu.circ 文件，在对应的子电路中利用四位先行进位电路和四位快速加法器构造十六位组间先行进位，组内先行进位快速加法器，并验证其功能是否正常，快速加法器引脚定义如图所示。其中 X，Y 为16位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为16位成组进位生成函数和成组进位传递函数。

第5关32位快速加法器设计

利用16位快速加法器以及先行进位电路构建32位快速加法器，并探讨其时间延迟。可能方案：（1）2个16位加法器直接串联，C16 信号采用下层的进位输出；（2））2个16位加法器直接串联，C16 进位输入采用上层的进位输出；（3）在16位快速加法器的基础上再增加一级组间先行进位电路，类似64位快速加法器的方法；分别分析3种不同方案可能的总延迟，选择速度最快的方案实现32位快速加法器，并分析其时间延迟，其引脚如图所示。其中 X，Y 为32位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，Overflow 为有符号加法运算溢出信号。

第6关 5位无符号阵列乘法器设计

在 Logisim 中打开 alu.circ 文件，在5位阵列乘法器中实现斜向进位的阵列乘法器，该电路引脚定义如图所示，其中 X，Y 为5位被乘数和乘数，P 为乘积输出，阵列乘法所需的25按位与的乘积项已经通过辅助电路生成，如图2.21所示，所有乘积项均通过隧道标签给出，用户只需要在已给出的电路框架中进行简单连线即可完成5位阵列乘法器。

第7关 6位有符号补码阵列乘法器

在 Logisim 中打开 alu.circ 文件，在6位补码阵列乘法器中利用5位阵列乘法器以及求补器等部件实现补码阵列乘法器，实验框架如图所示。

第8关 乘法流水线设计

在6位补码阵列乘法器中利用5位阵列乘法器以及求补器等部件实现补码阵列乘法器。

第9关 原码一位乘法器设计

原码一位乘法器子电路中，增加控制电路和数据通路，使得该电路能自动完成8位无符号数的一位乘法运算。再设置引脚初始值，然后驱动时钟自动仿真，电路可自动完成运算。运算结束，结果传输到输出引脚。运算结束时，电路应该自动停止。

第10关 补码一位乘法器设计

补码一位乘法器子电路中，增加控制电路和数据通路，使得该电路能自动完成8位补码一位乘法运算。再设置引脚初始值，然后驱动时钟自动仿真，电路可自动完成运算。运算结束，结果传输到输出引脚

第11关 MIPS运算器设计

构建一个32位算术逻辑运算单元（禁用 Logisim 系统自带的加法器，减法器），可支持算术加、减、乘、除，逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算，支持常用程序状态标志（有符号溢出 OF 、无符号溢出 UOF ，结果相等 Equal ），ALU 功能以及输入输出引脚见后表，在主电路中详细测试自己封装的 ALU

下载实验电路和测试代码

方式一

关注作者 CSDN下载

下载传送门：alu(已通关).circ