[PCIE体系结构导读]PCIE总结（二）

PMCR（Power Management Capabilities Register）和PMCSR（Power Management Control and Status Register)
PMCR寄存器由16位组成，其中所有位和字段都是只读的。该寄存器的主要木得是记录当前PCIe设备的物理属性，系统软件需要从PCR寄存器中获得当前PCIe设备的信息后，才能对PMCSR寄存器进行修改。

DWRR（Deficit Weighted Round Robin）和WRR（Weighted Round
Robin）是两种常见的调度算法，用于在网络交换机或路由器中进行流量调度和公平分享带宽。

WRR算法：
是一种基于权重的轮询调度算法。每个流量流都被分配一个权重值，权重值越高的流量流将获得更多的带宽份额。调度器按照权重值的比例分配带宽，每个流量流依次发送一定数量的数据包。当所有流量流都发送完一轮后，调度器重新开始下一轮的分配。

DWRR算法：
是在WRR算法的基础上进行了改进，引入了“缺额”（deficit）的概念。每个流量流被分配一个权重值和一个缺额值。调度器按照权重值的比例分配带宽，并跟踪每个流量流的缺额值。在每个时间片中，调度器将发送每个流量流的数据包，但是如果某个流量流的缺额不足以发送一个完整的数据包，它将等待下一个时间片。这样可以保证高权重的流量流在相同时间片内发送更多的数据包，从而更公平地共享带宽。
DWRR算法通过引入缺额值，使得调度器可以动态地调整每个流量流的发送频率，以便更好地适应流量的变化。相比于WRR算法，DWRR算法能够提供更好的流量公平性和带宽利用率。

需要注意的是，DWRR和WRR算法通常用于网络设备的流量调度，而不是在应用程序层面进行调度。在实际应用中，具体的实现和参数设置可能会有所不同，以适应特定的网络环境和需求。

MCH=北桥 带宽要求较高的虚拟PCI设备
ICH=南桥 集成了一些低速PCIe端口和速度较低的外部设备，如PCI-to-USB桥、LPC总线控制器










AER机制主要是：由PCIe设备将错误信息“统一报告”给RC或者RC Event Collector，并由RC或者RC Event Collector“统一处理”这些错误。

流量控制

Rated-Based机制适合“可预知带宽”的数据传送方式
Credit-Based机制更加适合“突发数据传送”。


在PCIe总线中，PCIe设备必须支持MSI或者MSI-X中断请求机制，可以不支持INTx中断消息。

PCIe总线的序

生产/消费者模型 并发协作模型


PCIe总线的序支持Relaxed ordering方式进行数据传递。


ID-Base Ordering
IDO模型 “数据流” 相同数据源发出的TLP属于相同的“数据流”，不同数据源发出的TLP属于不同的“数据流”，IDO模型允许分数不同“数据流”的TLP之间没有序的要求，可以自由乱序。
HOL（Head-of-Line）Blocking。Ingress端口每次只能处理一个报文。
VOQ（Virthal Output Queue） Ingress端口为每一个Egress端口提供分离的发送缓冲。