PCIE

PCIE中TLP的路由

是指TLP通过Switch或者PCIe桥片时采用哪条路径，最终到达EP或者RC的方法。
newyork major·2025-06-28 23:52

基于 PCIe 架构的处理器系统

处理器系统A在有些处理器系统中，没有直接提供PCI总线，此时需要使用PCIe桥，将PCIe链路转换为PCI总线之后，才能连接PCI设备在这种结构中，RC由两个FSB-to-PCIe桥和存储器控制器组成。
newyork major·2025-06-27 06:38

Xilinx XC7K70T-2FBG484I 可编程罗辑芯片

XC7K70T-2FBG484I具有高达478K逻辑单元，34MbRAM，1920DSP片，2845GMAC/sDSP性能，32个收发器，12.5Gb/s收发器速度，800Gb/s串行带宽，x8Gen2PCIe
深圳市泰凌微电子·2025-06-26 15:56

TeleScan PE

目录物理层深度剖析通道结构信号完整性关键技术链路训练（LinkTraining）协议层核心技术TLP（事务层包）结构虚拟通道管理原子操作（PCIe5.0+）硬件实现关键FPGA实现方案信号完整性设计规范总结
fei_sun·2025-06-25 12:20

宽带中频10.4G采集卡

提供快速的PCIExpress3.0x8数据传输接口，
·2025-06-21 14:44

PCIe宽带中频采集回放平台3GS/s 采集14bit 2通道 12.6GS/s回放 16bit 2通道

PCIe宽带中频采集回放平台3GS/s采集14bit2通道12.6GS/s回放16bit2通道，是一款具备交流耦合和双极性宽带信号输入的高速数据采集卡，它具有2通道，14bit，3GS/s采集和2通道，
FPGA_ADDA·2025-06-21 14:44

中频收发卡-采集回放

中频收发卡是一款集成高速AD和DA转换器超高带宽PCIe总线高速采集回放板卡。它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率，基于XilinxKU060FPGA系列。
FPGA_ADDA·2025-06-21 13:42

Peak系统公司的CAN卡型号及其使用方法

2.Peak-CANminiPCIePeak-CANminiPCIe是一款PCIExpress接口的CAN卡，其主要特点是支持CAN
我是条野太萌·2025-06-19 18:45

DELL R730xd 安装PCIE SSD 后风扇转速增高的解决方案

一、背景：如题，今天在730xd的服务器上测试新到的PCIE接口的固态盘，开机后风扇狂转。CPU主板温度都正常。
gregrgr·2025-06-19 04:02

SOM-TL6678F是基于Xilinx Kintex-7 FPGA处理器设计工业级核心板

核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接，并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、GTX等高速通信接口。核心板经过专业的PC
Tronlong创龙·2025-06-16 12:53

一台电脑最多能接多少个硬盘

硬盘接口类型决定接入数量基础电脑连接硬盘主要通过不同的接口，常见的有SATA接口、PCIe接口和USB接口等，不同接口类型对硬盘接入数量有着不同的限制
服务器苹果签名分发·2025-06-16 08:52

DDR 控制器没有 PCIe 的 Bus/Device/Function ID（BDF），那系统是怎么寻址到 DDR 的？

✅简明回答：寻址到DDR的关键，不是靠PCIe的BDF编址机制，而是靠：CPU/RC分配的物理地址空间（MMIO）PCIe设备的BAR（BaseAddressRegister）映射表RootComplex
·2025-06-12 07:17

pcie 的function_PCIe扫盲——BDF与配置空间

前面的文章中介绍过，每一个PCIe设备可以只有一个功能(Function)，即Fun0。也可以拥有最多8个功能，即多功能设备(Multi-Fun)。
萌萌哒的黄桃·2025-06-12 07:47

第一次组装台式机：显示器无信号问题

背景最近攒了台台式机，在把Pciex8的显卡，插到Pciex16的插槽上之后（其实内心是有点疑问的），长吁了一口气，终于完成机器的组装。
彭泽布衣·2025-06-11 15:04

PCIE？分区，MBR，GPT分区的理解

Linux学习怎么能不知道电脑的重要组成硬盘的知识呢？前文有学习文件系统的概念。介绍了Linux组织文件的方式和文件的分类。但是最初的时候，最先有的并不是文件系统。而是磁盘。要我说，最关键的那句话就是：分区存在自己的文件系统。而磁盘存在自己的分区。磁盘我们一般指的是在linux中以sd开头的设备名称的存储设备。很早之前有IDE磁盘，说实在的，我到目前为止并没见过这种磁盘，或者说见过但是根本不认识。
IOT.FIVE.NO.1·2025-06-11 09:19

PCIE？分区，MBR，GPT （上）

前文有学习文件系统的概念。介绍了Linux组织文件的方式和文件的分类。但是最初的时候，最先有的并不是文件系统。而是磁盘。要我说，最关键的那句话就是：分区存在自己的文件系统。而磁盘存在自己的分区。磁盘我们一般指的是在linux中以sd开头的设备名称的存储设备。很早之前有IDE磁盘，说实在的，我到目前为止并没见过这种磁盘，或者说见过但是根本不认识。。在学习计算机组成的时候，学过这方面的知识，磁盘，磁道
IOT.FIVE.NO.1·2025-06-11 06:00

k8s集群GPU监控项说明

DCGM_FI_DEV_MEMORY_TEMP4.DCGM_FI_DEV_GPU_TEMP5.DCGM_FI_DEV_POWER_USAGE6.DCGM_FI_DEV_TOTAL_ENERGY_CONSUMPTION7.DCGM_FI_DEV_PCIE_REPLAY_COUNTER8
玄德公笔记·2025-06-11 04:14

飞腾FT2000+昇腾310+pcie5.0 switch全国产化服务器方案

在信息技术快速发展的今天，服务器作为数据处理和存储的核心设备，肩负着越来越重要的使命。全国产化的服务器主板，采用飞腾FT2000+/64核处理器，搭配华为昇腾310的AI芯片，提供卓越的性能与可靠性。核心配置，强劲性能主板配备了飞腾FT2000+/64服务器处理器，拥有64个核心，主频范围在1.8GHz至2.2GHz之间，无论是高负载计算还是多任务处理，都能轻松应对。与此同时，华为昇腾310BAI
深圳信迈主板定制专家·2025-06-08 21:14

TPU结构总结

TPU可以像GPU一样通过PCIe总线接口挂载到现有的服务器上。设计目标是为了在TPU上完成所有的推理模型，从而减少和主机CPU的交互，进而满足2015年及今后的神经网络需求。
枫溪夜影·2025-06-08 15:37

PCIExpress架构链路层与事务层测试规范资源下载：全面掌握PCIe技术测试要领

PCIExpress架构链路层与事务层测试规范资源下载：全面掌握PCIe技术测试要领【下载地址】PCIExpress架构链路层与事务层测试规范资源下载探索PCIExpress技术的核心细节，这份资源为硬件工程师和系统设计师提供了链路层与事务层测试的全面指南
施连俭Kathleen·2025-06-07 16:57

手把手教你学PCIE--内存管理（2）-基本概念： UMD（用户模式驱动）、KMD（内核模式驱动）和 DDK（设备驱动开发工具包）之间的关系

目录示例背景步骤详解具体流程图示总结了更好地理解UMD（用户模式驱动）、KMD（内核模式驱动）和DDK（设备驱动开发工具包）之间的关系以及它们如何协同工作，我们可以考虑一个具体的示例：使用VulkanAPI提交一个简单的图形渲染作业到GPU。示例背景假设我们有一个使用VulkanAPI编写的应用程序，该应用程序希望在屏幕上渲染一个三角形。这个过程涉及到从高级的图形API调用到底层硬件执行的一系列步
小蘑菇二号·2025-06-06 14:27

XDMA pcie环路测试

二、如果是windows环境，进行相关驱动开发，打驱动，然后进行应用层数据读写操作参考：（WIN）S04-CH01PCIEXDMA开发环境搭建以及环路测试-4-PCIEUISRC工程师开源站-三、如果是和
hahaha6016·2025-06-06 00:27

PC无法识别PCIE设备问题

PC无法识别PCIE设备问题1.延迟PC启动，确保PCIE设备先于PC启动2.优化pcie初始化过程，加速设备识别3.PCIE外部供电和PC给PCIE供电，这个是会有差异的二、识别原理主板在上电后的一段时间
hahaha6016·2025-06-06 00:27

南京芯麒电子-基于XCVU13P的高性能PCIE采集处理卡

工艺的的VIRTEXUltraScale+系列主器件XCVU13P构建的一款高性能数据处理平台，板载2组独立的64/80bit2400MDDR4，每组最大容量16GByte，提供1个FMC+接口、1路PCIex16
南京芯麒电子15601598523·2025-06-05 04:06

NVMe Host IP 如何应用

NVMeHostIP如何应用项目场景：虽然NVMehostip已经将开发人员从繁杂的PCIe控制操作解放出来，但是一般NVMeHostIP只负责控制PCIe的读写等命令，如何使用是设计人员面临的问题。
tiantianuser·2025-06-04 02:14

终于完成了UCIe 2.0的中文版

UCIe2.0具有以下特点：-协议与架构-支持多种协议，如PCIe、CXL和流协议，实现了协议的灵活映射。-采用分层架构，包括协议层、Die-to-Di
LeeAmos1·2025-06-02 03:05

接口延迟全拆解：USB和PCIE谁更靠谱？一篇看懂工控人/音视频人的痛点！

别急，很有可能是你在“USB对比PCIE延迟”这个关键点上，没选对接口！
华颉科技·2025-05-30 15:21

PCIe系统中的ATS机制简介

PCIe系统中的ATS机制简介摘要：在PCIe（PeripheralComponentInterconnectExpress）系统中，ATS（AddressTranslationService）是一种重要的机制
元直数字电路验证·2025-05-30 05:14

鲲鹏服务器PCIE加速卡驱动异常问题

公司的某款PCIE加速卡产品，一直在各类基于x86CPU的台式机/服务器上都运行良好；前一段时间，有客户将该款加速卡产品应用到了某款鲲鹏服务器上，在进行性能压测时出现异常，系统日志中大量出现这两类告警信息
IT老兵2025·2025-05-28 13:50

PCI Express架构链路层与事务层测试规范资源下载

PCIExpress架构链路层与事务层测试规范资源下载【下载地址】PCIExpress架构链路层与事务层测试规范资源下载探索PCIExpress技术的核心细节，这份资源为硬件工程师和系统设计师提供了链路层与事务层测试的全面指南
邴韵芯·2025-05-28 05:55

pcie读写ddr_DDR4内存与PCIe 双杀打造4秒闪开的五星神机

电脑硬件的更新迭代速度可以说是日新月异。不知不觉中，英特尔全新一代的Skylake处理器和100系列的芯片已经上市几个月的时间，2016年初正式进入全面普及通道。DIY的的趋势就是"喜新厌旧"，对于热衷于硬件追新的玩家，这第六代酷睿处理器和100系列主板早已纳入囊中了。因为对于游戏来说，硬件的性能就是最好的助推器，Skylake处理器与DDR4内存组合的强悍表现对游戏的帮助也是不言而喻的。全新一代
一小块的海绵·2025-05-27 23:14

USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记

1.1测试环境1.1.1整体环境介绍测试环境说明板卡：pcie403板卡主控芯片：Xilinxxcvu13p-fhgb2104-2调试软件：Vivado2018.3代码环境：Vscodeutf-8测试工程
vx：module1066·2025-05-27 23:44

Proxmox VE支持RM520N 5G模块

准备工作硬件软路由（如j4125），需要支持minipcie移远RM520N（M.2KEYB接口）M.2KEYB转minipcie的转换模块软件安装PVE系统移远RM520N官方提供的驱动和拨号软件PVE
仙吟·2025-05-26 17:11

pcie的未来计算架构中的可持续发展与绿色计算

目录专栏文章：前沿技术探索-未来计算架构中的可持续发展与绿色计算文章简介正文39.1绿色计算的重要性1.能源消耗问题2.资源利用率3.法规和政策要求4.社会责任与品牌形象39.2绿色计算的关键技术1.低功耗设计2.动态电源管理（DPM）3.液冷技术4.虚拟化与容器化技术5.节能型存储技术6.智能电网与可再生能源39.3可持续发展的实践案例案例一：数据中心的绿色计算实践案例二：边缘计算的绿色计算实践
xiaoheshang_123·2025-05-25 08:06

基于 AMDXCVU47P HBM2 FPGA 的 2 路 100G 光纤 PCIe 高性能计算加速卡

基于AMDXCVU47PHBM2FPGA的2路100G光纤PCIe高性能计算加速卡，该高性能计算加速卡是基于PCIeGen3.0x16,全高半长FHHL、单槽宽度、主被动散热方式均支持，硬件接口和封装尺寸完全可以替代
FPGA_ADDA·2025-05-24 06:11

基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板

与其配套的底板是标准的全高全长Gen4.0x8的PCIE卡，由底板引出了DP显示、USB3.0、USB2.0、RJ45、QSFP28、SMA、串口、存储接口、SATA3、M
FPGA_ADDA·2025-05-24 06:10

新思科技招聘 | 十一月热招职位（外企内推哦）

open岗位：1、IPSubsystemDesignEngineer(PCIE/USB)北京/上海/深圳2、AnalogDesignEngineer,Staff武汉3、ASICDigitalDesign
shevary·2025-05-23 20:05

PCIe-BAR空间的访问和配置

前文：几乎所有的设备中都有能够让软件访问的内部寄存器或是存储空间位置。这些内部位置有可能用来控制设备的行为、报告设备的状态，或者可能用来保持住设备要进行处理的数据。这意味着这些内部位置需要是可寻址的（addressable）。软件必须可以执行一个带有地址的读或者写操作，以此来访问目标设备内相应的内部位置。为了让这种方式可行，这些内部位置都需要被分配地址，并且所分配的地址也都必须是系统所支持的地址空
余大大.·2025-05-20 18:00

高速数字测试利器，新款是德科技UXR0504B示波器

UXR0504B具备四个通道高达50GHz的带宽，凭借业界领先的信号保真度和实时分析能力，可帮助您加快洞察速度，是PCIe、PAM4、5G和先进雷达应用的理想选择。
益莱储中国·2025-05-19 04:20

基于PXIE的Kintex UltraScale系列FPGA处理板卡

1、简介PXIE2320一款基于3UPXIE总线架构的高性能数据预处理FMC载板，板卡具有1个FMC+（HPC）接口，1个X8GTH背板互联接口，可以实现1路PCIex8。
VX15600254840·2025-05-17 22:20

PCIe-6314 四口USB 3.2工业级主控卡技术白皮书

一、产品定位与核心价值PCIe-6314是专为工业自动化、机器视觉、智能装备等严苛场景设计的高性能4口USB3.2主控卡。
qq_52609913·2025-05-17 07:36

常见串行通信协议误码率（BER）比较

1、PCIExpress：Gen1(2.5Gbps)/Gen2(5Gbps)/Gen3(8Gbps)/Gen4(16Gbps)/Gen5(32Gbps)均要求BER低于10-12。
Felix@SH·2025-05-16 09:04

【deepseek】pcie bar 大小

PCIe设备的BAR地址范围并非完全由Host芯片（如CPU/SoC）设计时静态决定，而是由Host芯片的物理地址空间设计、RootComplex（RC）的地址路由能力、固件（BIOS/UEFI）策略以及操作系统共同动态分配的
若风的雨·2025-05-16 00:23

【deepseek】pcie bar 大小

PCIe设备的BAR地址范围并非完全由Host芯片（如CPU/SoC）设计时静态决定，而是由Host芯片的物理地址空间设计、RootComplex（RC）的地址路由能力、固件（BIOS/UEFI）策略以及操作系统共同动态分配的
若风的雨·2025-05-16 00:23

【deekseek】P2P通信路由过程

在PCIe网络中，当同一Switch下的两个Endpoint设备（如GPU或NVMeSSD）进行点对点（Peer-to-Peer,P2P）通信时，数据无需经过RootComplex（RC）或主机内存，而是通过
若风的雨·2025-05-16 00:18

21天学会PCIe专栏简介

目录21天学会PCIe专栏简介专栏目标学习计划第一周：基础知识第1天：PCIe概述第2天：PCIe架构第3天：关键术语第4天：配置空间第5天：事务类型第6天：数据传输第7天：错误处理第二周：开发工具和环境第
xiaoheshang_123·2025-05-15 15:46

PCIE协议-4-逻辑物理层-8.0 GT/s及更高数据速率编码

4.2.28.0GT/s及更高数据速率编码当PCIExpress链路以8.0GT/s或更高的数据速率运行时，它使用本小节中描述的编码规则：128b/130b编码。
微辣不麻·2025-05-15 13:00

基于Kintex-7 FPGA的FMC PCIE预处理侧插卡

1、简介PCIE1010是一款基于PCIE总线架构的高性能数据预处理FMC载板，板卡具有1个FMC（HPC）接口，1路PCIex8主机接口、1个RJ45千兆以太网口。
VX15600254840·2025-05-15 12:29

Xilinx Kintex-7系列FPGA的开发板SATA/PCIe接口

前言TLK7-EVM是一款由广州创龙基于XilinxKintex-7系列FPGA自主研发的核心板+底板方式的开发板，可快速评估FPGA性能。核心板尺寸仅80mm*58mm，底板采用沉金无铅工艺的6层板设计，专业的PCBLayout保证信号完整性的同时，经过严格的质量控制，满足工业环境应用。SOM-TLK7核心板引出FPGA丰富的资源信号引脚，二次开发极其容易，客户只需要专注上层应用，大大降低了开发
Tronlong创龙·2025-05-15 12:25

FPGA： Xilinx Kintex 7实现PCIe接口

在XilinxKintex-7系列FPGA上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP
InnoLink_1024·2025-05-15 11:23
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他