【ARM Coresight 系列文章 2.3 - Coresight 寄存器】

文章目录

  • Coresight 寄存器介绍
    • 1.1 ITCTRL,integration mode control register
    • 1.2 CLAIM寄存器
    • 1.3 DEVAFF(Device Affinity Registers)
    • 1.4 LSR and LAR
    • 1.5 AUTHSTATUS(Authentication Status Register)

Coresight 寄存器介绍

Coresight 对于每个 coresight 组件,规定了一些寄存器,这些寄存器的偏移是固定的,这些寄存器有的是必须存在的。但是有的,可以不实现该寄存器功能。

Coresight 架构,对于 Coresight 的组件,定义了若干个固定的寄存器。第一个寄存器的偏移从 0xF00 开始,直到0xFFC。以下是寄存器列表
【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第1张图片
以上的寄存器的地址,在coresight的组件中,是不能当作其他功能使用的。如果该寄存器,在该组件没有实现,那么该寄存器地址要保留,读取要返回0,写被忽略(read must return zero, and writes must be ignored),而不能当作其他功能使用。

对于coresight的组件,占用1个4k或者整数倍的4k空间的memory空间。而 coresight 的寄存器,处于组件占用空间的最后一个4K空间的最后一部分。

寄存器分为两部分:

  • device-specific registers:组件自定义寄存器,从0x000-0xeff。coresight组件利用这些寄存器,实现该组件的功能。

  • coresight management registers: coresight 固定的寄存器,从0xf00-0xfff。这部分寄存器的功能是固定的。

1.1 ITCTRL,integration mode control register

工作模式寄存器。
【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第2张图片
对于每个 CoreSight 组件,可以工作在两种模式下:

  • functional mode
  • integration mode

两种模式的区别,在于对coresight组件的寄存器的访问,是否会引发寄存器相应的功能。

integration mode 是用来topology detection的。当一个debugger连接到一个soc后,此时debugger是不知道soc内部有哪些coresight组件的。因此就需要通过查询,来得知soc中有哪些coresight组件的。而查询,就是通过访问coresight组件的寄存器来实现的。此时soc还不知道组件是什么组件,因此也就不知道组件的寄存器是有什么功能。因此此时是不能随意对组件的寄存器进行访问的。

为了使访问的过程中,不影响组件的功能,就可以让组件工作在integration mode下,此时访问组件的寄存器,不会引发寄存器相应的功能。待debugger查询完毕后,获取到soc中各个coresight组件的信息后,再将组件的模式切换为 functional mode。

复位后,组件必须工作在 functional mode下。因此外部 debugger对组件查询完毕后,可以直接对组件进行复位,这样所有的组件就恢复到了function mode了。

1.2 CLAIM寄存器

这个寄存器是一个32位的不可见寄存器。只能通过访问 CLAIMCLRCLAIMSET 这两个寄存器,来设置或者获取该寄存器的值。

该寄存器,可以用来表示该组件的状态。这个是由实现来定义的,比如可以规定,该寄存器的最低位,表示最近该寄存器被读取过,第1位,表示最近该寄存器被写过。

CLAIMCLR寄存器
【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第3张图片

CLAIMSET寄存器
【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第4张图片

1.3 DEVAFF(Device Affinity Registers)

组件关联功能寄存器。
有时候,组件需要和其他组件,联合起来工作,这样,就需要指示该组件是和另外的什么组件进行关联,就可以用这寄存器。

比如一个 ETM,追踪一个 core 的 trace 信息,那么这个寄存器,就保存core的 MPIDR 寄存器信息,这样debugger就可以通过 DEVAFF 寄存器,得知这个ETM是关联的哪一个core。

【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第5张图片

1.4 LSR and LAR

【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第6张图片
对于coresight组件的寄存器,ARM定义了如下两类访问:

  • 系统寄存器访问:通过MSR,MRS指令(aarch64),MCR,MRC指令(aarch32)
  • external debug接口访问:DAP访问,或者是 memory-mapped访问,也就是软件通过load store访问

对coresight组件寄存器的访问,是有权限要求的。对于系统寄存器访问和 memory-mapped访问,ARM 定义了 software lock 这个权限限制。当 software lock 有效的时候,软件是不能访问coresight组件寄存器的。

software lock的目的,是为了防止软件意外的修改coresight组件的寄存器,从而修改当前系统状态,或者获取一些不该获取的信息。可以用来防黑客。

software lock 提供了两个寄存器,一个是LAR,一个是LSR。LAR是用来设置software lock状态,而LSR是保存当前的software lock的状态。

往LAR写入0xc5acce55,software lock 状态切换为unlock, software 可以正常访问coresight组件的寄存器,写入其他值,software lock状态切换为lock,software不可以正常访问coresight组件的寄存器(实现自定义)。

对于DAP访问,software lock 是没有用的。因为要通过DAP访问,是必须要debugger连接芯片的。
所以 coresight 组件要能够区分,当前的访问是 DAP 访问,还是非 DAP 访问。

1.5 AUTHSTATUS(Authentication Status Register)

debug 可以分为 non-invasiveinvasive
non-invasive 就是 self-hosted,而 invasive 就是 external debug

实际中,可以根据不同的应用需求,可能会需要支持debug,但是也可能需要支持debug中的一种,也有可能不需要支持debug功能。因此考虑到这些需求,ARM定义了认证接口。

认证接口总共包括4个,这 4 个接口是每个 coresight 组件要实现的。这些接口是 debug功能的总开关。

Interface Description
DBGEN invasive debug enable
SPIDEN secure invasive debug enable
SPNIDEN secure non-invasive debug enable
NIDEN non-invasive debug enable

而这个 authentication status 寄存器,就是保存了这4个接口信号的状态。
【ARM Coresight 系列文章 2.3 - Coresight 寄存器】_第7张图片

  • DBGEN 使能的时候,NIDEN被忽略,即 NIDEN被认为是使能。
  • SPIDEN使能的时候,SPNIDEN被忽略,即SPNIDEN被认为是使能。

推荐阅读
https://aijishu.com/a/1060000000119741

你可能感兴趣的:(#,ARM,Coresight,系列,ITCTRL,CLAIMSET,CLAIMCLR,LAR,LSR,AUTHSTATUS,DEVAFF0)