VL20 数据选择器实现逻辑电路

描述

请使用此4选1数据选择器和必要的逻辑门实现下列表达式。
L=A∙B+A∙~C+B∙C

数据选择器的逻辑符号如下图:
VL20 数据选择器实现逻辑电路_第1张图片
数据选择器代码如下,可在本题答案中添加并例化此数据选择器。

module data_sel(
   input             S0     ,
   input             S1     ,
   input             D0     ,
   input             D1     ,
   input             D2     ,
   input             D3     ,
   
   output wire        Y    
);

assign Y = ~S1 & (~S0&D0 | S0&D1) | S1&(~S0&D2 | S0&D3);
     
endmodule

输入描述

input A ,
input B ,
input C

输出描述

output wire L

解题

L = AB+A(~ C)+BC = ABC+AB(~ C)+A(~ B)(~ C)+(~ A)BC
即为 L=111 +110 + 100 + 011
令A=S1,B=S0
AB=11时,输出1,此时与C无关 : 111
AB=10时,输出 ~C :100
AB=01,时,输出C :011
AB=00时,输出0

所以代码如下:

`timescale 1ns/1ns

module data_sel(
   input             S0     ,
   input             S1     ,
   input             D0     ,
   input             D1     ,
   input             D2     ,
   input             D3     ,
   
   output wire        Y    
);

assign Y = ~S1 & (~S0&D0 | S0&D1) | S1&(~S0&D2 | S0&D3);
     
endmodule

module sel_exp(
   input             A     ,
   input             B     ,
   input             C     ,
   
   output wire       L            
);

//L=AB+A(~C)+BC=ABC+AB(~C)+A(~B)(~C)+(~A)BC
//   111 +110 + 100 + 011
//令A=S1,B=S0
//AB=11时,输出1
//AB=10时,输出 ~C
//AB=01,时,输出C
//AB=00时,输出0

data_sel uut(B,A,0,C,~C,1,L);
endmodule

你可能感兴趣的:(fpga开发)