verxriscv中Fpu中的加法器add源码分析

一 加法器端口

  case class AddInput() extends Bundle{
    val source = Source()
    val rs1, rs2 = FpuFloat(exponentSize = p.internalExponentSize, mantissaSize = p.internalMantissaSize+addExtraBits)
    val rd = p.rfAddress()
    val roundMode = FpuRoundMode()
    val format = p.withDouble generate FpuFormat()
    val needCommit = Bool()
  }

其所处模块为

1.1 参数说明

1.1.1 p：FpuParameter

 p是Fpu的参数对象

其代码定义在：

 具体的代码定义为：

case class FpuParameter( withDouble : Boolea