risc-v

RISC-V架构生态及相关学习记录

从网络整理，仅供自己学习_____________________________________________________________________________1.RISC-V架构的两个特性RISC-V
我朝山海而去·2024-09-13 21:11

risc-v特权模式

risc-v架构定义了3种工作模式，又称为特权模式（privilegedmode）。
狮子座硅农（Leo ICer）·2024-09-12 15:59

cs寄存器 x86 特权模式_我们一起学RISC-V——01-了解处理器和寄存器

本期内容如下：形象认识处理器RISC-V处理器面貌处理器都能做什么RISC-V核对外接口一、形象认识处理器1.1指令集分类处理器指令集分为两类，CISC(ComplexInstructionSetComputers
黎贝卡·2024-09-12 06:06

科技早报 | 5G-A在北京正式商用；苹果NFC芯片权限打开；阿里达摩院玄铁推出64位高实时能效RISC-V处理器设计R908 | 最新快讯

罗永浩披露“真还传2.0”：已还8.24亿罗永浩在微博发布长文，披露自己最新的债务进展情况。此前，他因谈论董宇辉与俞敏洪相关话题再度卷入舆论漩涡，发文是有意澄清期间产生的相关诽谤言论。据他所述，目前“真还传”一共还了8.24亿元，具体构成包括直播电商公司的税后现金收入、锤子科技的债务善后团队变卖资产、以及一笔由国有资本投资的6亿元债务。罗永浩表示，团队曾构想以资本化方式偿还这部分债务，但最终因交个
www3300300·2024-09-10 12:37

【RISC-V设计-12】- RISC-V处理器设计K0A之验证环境

【RISC-V设计-12】-RISC-V处理器设计K0A之验证环境文章目录【RISC-V设计-12】-RISC-V处理器设计K0A之验证环境1.简介2.验证顶层3.顶层代码4.模型结构4.1地址映射4.2
kearn.chen·2024-09-09 10:33

CPU 指令集架构 复杂指令集架构（CISC）和精简指令集架构（RISC） ARM、MIPS、RISC-V和Alpha 指令集架构（Instruction Set Architecture，ISA）

CPU指令集架构CPU指令集架构是计算机体系结构中与程序设计有关的重要部分。它定义了计算机如何执行和操作指令，是计算机执行程序的基础。指令集架构包括基本数据类型、指令集、寄存器、寻址模式、存储体系、中断、异常处理以及外部IO等多个方面。在CPU指令集架构中，主要有两种类型：复杂指令集架构（CISC）和精简指令集架构（RISC）。复杂指令集架构（CISC）的设计目标是尽可能将任务一次性完成，因此它的
EwenWanW·2024-09-07 20:11

【学一点RISC-V】RISC-V IMSIC

IMSICRISC-VAIA文档第三章IncomingMSIController(IMSIC)传入MSI控制器（IMSIC）是一个可选的RISC-V硬件组件，与hart紧密相连，每个hart有一个IMSIC
京雨·2024-09-07 16:39

睿赛德科技携手先楫共创RISC-V生态｜RT-Thread EtherCAT主从站方案大放异彩

日前，在先楫HPM6E00技术日上，睿赛德科技（RT-Thread）向广大工业用户展示了多年来双方在RISC-V生态领域的合作历程和成果，同时睿赛德科技携手先楫半导体首次推出了基于HPM6800处理器的
RT-Thread物联网操作系统·2024-09-07 06:02

【RISC-V设计-13】- RISC-V处理器设计K0A之指令测试

【RISC-V设计-13】-RISC-V处理器设计K0A之指令测试文章目录【RISC-V设计-13】-RISC-V处理器设计K0A之指令测试1.简介2.验证用例3.指令代码4.链接脚本5.编译脚本6.仿真结果
kearn.chen·2024-09-06 23:50

【RISC-V设计-08】- RISC-V处理器设计K0A之BMU

【RISC-V设计-08】-RISC-V处理器设计K0A之BMU文章目录【RISC-V设计-08】-RISC-V处理器设计K0A之BMU1.简介2.顶层设计3.端口说明4.总线时序4.1总线写时序4.2
kearn.chen·2024-09-06 23:20

RISC-V汇编实现矩阵阶乘

1)源代码longlongfact(longlongn){if(n=0,gotoL1addix10,x0,1//return1addisp,sp,16//pop2itemsoffstackjalrx0,0(x1)//returntocallerL1:addix10,x10,-1//n>=1:argumentgets(n-1)jalx1,fact//callfactwith(n-1)ldx6,0(s
wave_sky·2024-09-04 14:32

阿里平头哥“急速”发布玄铁910为哪般？

7月25日，阿里巴巴旗下半导体公司平头哥对外发布玄铁910（XuanTie910），一款号称目前业界性能最强的一款RISC-V处理器。平头哥这个速度，真的有点“急”。
何玺·2024-09-02 14:05

大大通与您相约 elexcon 2024 深圳国际电子展

集中展示AI+嵌入式、存储、车规级芯片、智能传感、RISC-V技术与生态、AIoT方案、无源器件/分立器件、PMIC与功率器件、Chiplet和SiP先进封装等；展会期间还将举办一系列技术论坛，展示全球产业动态及未来技术趋势
WPG大大通·2024-08-29 18:08

【RISC-V 指令集】RISC-V 向量V扩展指令集介绍(八)- 向量整数算术指令

1.引言以下是《riscv-v-spec-1.0.pdf》文档的关键内容：这是一份关于向量扩展的详细技术文档，内容覆盖了向量指令集的多个关键方面，如向量寄存器状态映射、向量指令格式、向量加载和存储操作、向量内存对齐约束、向量内存一致性模型、向量算术指令格式、向量整数和浮点算术指令、向量归约操作、向量掩码指令、向量置换指令、异常处理以及标准向量扩展等。首先，文档定义了向量元素和向量寄存器状态之间的映
瑶光守护者·2024-08-25 17:31

Openpiton RISC-V处理器学习笔记（2 仿真测试）

一、克隆Openpiton工程选择合适文件夹（不含中文路径）克隆Openpiton开源工程注：由于GitHub不稳定，需要多尝试几次。sumkdiropenpiton&&cdopenpitongitclonehttps://github.com/PrincetonUniversity/openpiton.git#国内源(gitclonehttps://gitee.com/dong9991010/o
一层小笼包·2024-08-23 08:40

探索RISC-V架构测试：一个开源的硬件验证工具链

探索RISC-V架构测试：一个开源的硬件验证工具链riscv-arch-test项目地址:https://gitcode.com/gh_mirrors/ri/riscv-arch-test在软件开发领域
钟洁祺·2024-08-23 07:05

重磅！RISC-V+OpenHarmony平板电脑发布

仟江水商业电讯（8月18日北京委托发布）RISC-V作为历史上全球发展速度最快、创新最为活跃的开放指令架构，正在不断拓展高性能计算领域的边界。
问界前讯·2024-08-23 05:52

基于 RISC-V SoC 的 1024 点 FFT 设计（10-02-05）1024 点 FFT 的 RISC-V SoC 整体架构

芯片原厂必学课程-第十篇章-基于RISC-VSoC的1024点FFT设计10-02-051024点FFT的RISC-VSoC整体架构新芯设计：专注，积累，探索，挑战文章目录芯片原厂必学课程-第十篇章-基于RISC-VSoC的1024点FFT设计10-02-051024点FFT的RISC-VSoC整体架构引言一、FFT系统的架构设计二、FFT系统的总线设计三、FFT系统的资源分析与功耗分析引言  本
新芯设计·2024-02-20 14:11

使用 C++23 从零实现 RISC-V 模拟器（5）：CSR

文章汇总「从零实现模拟器、操作系统、数据库、编译器…」：https://okaitserrj.feishu.cn/docx/R4tCdkEbsoFGnuxbho4cgW2YntcRISC-V为每个hart定义了一个独立的控制状态寄存器（CSR）地址空间，提供了4096个独立的寄存器位置。每个hart都可以通过这个独立的CSR地址空间来配置、管理和监控其执行环境，实现对其控制状态的细粒度操作。接下来
everystep_·2024-02-20 03:51

基于Qt的RTL可视模拟器(VSRTL)配置

基于RISC-V指令集的模拟器Ripes即使用VSRTL开发。VSRTL依赖于C++17工
吹角连营G·2024-02-20 03:20

RISC-V 在区块链智能及云原生中的应用、机遇与挑战

秘猿科技根据对智能合约层以及区块链虚拟机的理解与反思，基于RISC-V硬件指令集打造了虚拟机CKB-VM。在这次分享中，我们将会
NervosNetwork·2024-02-20 03:50

使用 C++23 从零实现 RISC-V 模拟器（6）：权限支持

RISC-V定义了三种特权等级，分别是用户态（UserMode）、监管态（SupervisorMode）、和机器态（MachineMode）。
everystep_·2024-02-20 03:19

关于RISC-V与Arm的对比分析和各自的应用

原文：http://m.elecfans.com/article/1010395.html近日，开源指令集RISC-V得到了越来越多的重视。
jacksong2021·2024-02-19 20:29

RISC-V与ARM

参考资料：第五代精简指令集计算机RISC-V你了解多少？
吮指原味张·2024-02-19 20:54

RISC-V和ARM

ARM架构和RISC-V架构都源自1980年代的精简指令计算机RISC，两者
小米人er·2024-02-19 20:21

为什么RISC-V的指令结构如此的奇怪

为什么RISC-V的指令结构如此的奇怪RISC-V有六种不同的指令集，如下图分别为R-type/I-type/S-type/B-type/U-type/J-type但是为什么像B-type的指令不将立即数的顺序排成类似于
Megahertz66·2024-02-19 20:39

RISC-V MCU开发教程之低功耗蓝牙MCU看门狗使用

的卢CH582M，其采用沁恒自研RISC-V微处理器“青稞V4”，片上集成2Mbps低功耗蓝牙，兼容Bluetooth®lowenergy5.3，另外配备SPI、I²C、RTC等丰富外设。
借过风景·2024-02-19 20:28

【沁恒CH32学习】——RISC-V架构学习笔记

作为新手第一次接触RISC-V架构时。我首先百度简单了解了ARM架构和RISC-V架构的区别，以我个人的理解是ARM架构代表之前的复杂指令集，而RISC-V架构代表着精简指令集。
大蒙同学·2024-02-15 06:10

RSIC-V

RISC-V环境搭建riscv-gnu-toolchain一、编译安装riscv-gnu-toolchain方式一、手动编译安装1、Cloneriscv-toolchain2、安装相关依赖库3、创建riscv
h~k~f·2024-02-15 06:09

使用 C++23 从零实现 RISC-V 模拟器（4）：完善 log 支持并支持更多指令

文章汇总「从零实现模拟器、操作系统、数据库、编译器…」：https://okaitserrj.feishu.cn/docx/R4tCdkEbsoFGnuxbho4cgW2Yntc这一节内容解析了更多的指令，并且提供了更详细的log输出从而进一步的定位问题。具体代码可以参考这个分支的代码：https://github.com/weijiew/crvemu/tree/lab4-load-store1.
everystep_·2024-02-14 16:47

基于RISC-V架构的通信DSP的设计以及在5G RedCap基带中的应用（一）

1.引言1.1.研究背景和意义RISC-V的起源可以追溯到2010年，当时加州大学伯克利分校的一个研究团队准备启动一个新项目，他们对比了当时的ARM、MIPS、SPARC和X86等指令集架构，发现这些指令集不仅越来越复杂
瑶光守护者·2024-02-14 06:07

【RISC-V DSP设计】基于CEVA DSP架构的指令集分析（二）-函数列表

目录表3-1：定点滤波器功能表3-2：定点快速傅里叶变换（FFT）函数表3-3：定点数学函数表3-4：定点三角函数表3-5：定点向量函数表3-6：定点矩阵函数表3-7：浮点滤波器函数表3-8：浮点快速傅里叶变换（FFT）函数表3-9：浮点数学函数表3-10：浮点三角函数表3-11：浮点向量函数表3-12：浮点矩阵函数本文主要围绕数字信号处理（DSP）中的固定点滤波器函数进行了详细列表展示。这些函数
瑶光守护者·2024-02-14 06:07

【RISC-V DSP设计】基于CEVA DSP架构的指令集分析（一）-总体介绍

CEVA-BX1™DSPLibrary功能与特点四、CEVA-BX1™DSPLibrary优势今天开始我们继续对CEVADSP的架构和指令集进行分析，基于对CEVADSP的分析和了解，后续可以进行基于RISC-V
瑶光守护者·2024-02-14 06:06

计算机指令格式基础,RISC-V 指令格式

RISC-V宗旨——简约RISC-V指令集架构(ISA)作为新一代开源指令集架构，是一个最新的、简约的、清晰的、开源的指令集架构。
公幹氣褊·2024-02-13 13:20

risc-v指令集

lax18，symbol将symbol的地址加载到x[rd]中。lwux19，0x00（x18）无符号字加载(LoadWord,Unsigned)，从地址x18+0x00读取四个字节，零扩展后写入x19。bnezx19，pass如果x19不等于0，走pass分支；若是x19=0，则继续执行。lix19，0x01swx19,0x00（x18）x.dcbstx0,x18 将0x01写入x19寄存器；x
狮子座硅农（Leo ICer）·2024-02-12 23:26

使用 C++23 从零实现 RISC-V 模拟器（1）：最简CPU

本节实现一个最简的CPU，最终能够解析add和addi两个指令。如果对计算机组成原理已经有所了解可以跳过下面的内容直接看代码实现。完整代码在这个分支：lab1-cpu-add，本章节尾有运行的具体指令。1.冯诺依曼结构冯·诺依曼结构是现代计算机体系结构的基础，由约翰·冯·诺依曼在1945年提出。这种结构也称为冯·诺依曼体系结构，其核心特点是将程序指令和数据存储在同一个读写存储器（内存）中，计算机的
everystep_·2024-02-12 17:57

使用 C++23 从零实现 RISC-V 模拟器（2）：内存和总线

内存和总线上一部分将内存全部放到了CPU里面，总线的概念是隐含着的。这一部分将内存拆分出来，再引入总线的概念，CPU通过总线连接内存。完整代码可以查看这个分支：https://github.com/weijiew/crvemu/tree/lab2-memory实际上可以直接看代码，文章作为补充，这部分内容很简单。后续内容并没有完全将代码的所有修改列出来，建议快速浏览下面的内容有一个整体的认识后再结
everystep_·2024-02-12 17:57

使用 C++23 从零实现 RISC-V 模拟器

使用C++23从零实现RISC-V模拟器使用C++23从零实现的RISC-V模拟器，最终的模拟器可以运行xv6操作系统。
everystep_·2024-02-12 17:27

使用 C++23 从零实现 RISC-V 模拟器（3）：指令解析

指令解析这章内容进一解析更多的指令，此外将解析指令的过程拆分为一个单独的类，采用表格驱动的方式，将数据和逻辑分离，降低了ifelse嵌套层数过多。这部分依旧改动不多，只增加了七个指令。此外代码中细碎的变动没有完全列出来，下面只是主体部分的更新，可以尝试自己动手实现，如果简单抄一遍是没有成长的，总之需要在解决问题中加深印象。可以参考这个分支的代码：https://github.com/weijiew
everystep_·2024-02-12 17:25

RISC-V指令集之RV32I

RISC-V指令集之RV32I1RV32I的寄存器2RV32I的指令2.1算术运算指令2.2逻辑运算指令2.3移位运算指令2.4内存读写指令2.5分支与跳转指令本文属于《RISC-V指令集基础系列教程》
百里杨·2024-02-11 07:49

RISC-V指令集简介

RISC-V指令集简介1RISC-V介绍2模块化ISA和增量型ISA2.1增量型ISA2.2模块化ISA3RISC-V定位4RISC-V优点5RISC-V缺点本文属于《RISC-V指令集基础系列教程》之一
百里杨·2024-02-11 07:18

RISC-V指令集基础系列教程

RISC-V（发音为“risk-five”）是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。
百里杨·2024-02-11 07:48

沁恒 CH32V103 MCU介绍及呼吸灯演示

沁恒微电子于2020年2月24日发布了首款基于RISC-V架构，自主设计的RISC-V3A处理器内核及其硬件产品——CH32V103系列MCU。
不划水的小王·2024-02-06 11:56

RISC-V MCU应用教程之ADC

简介CH32V103系列是以青稞V3A处理器为核心的32位通用RISC-VMCU，该处理器是基于RISC-V开源指令集设计。片上集成了时钟安全机制、多级电源管理、通用DMA控制器。
借过风景·2024-02-06 11:54

RISC-V MCU 应用教程之ADC(一)

1.ADC简介ADC，Analog-to-DigitalConverter的缩写。指模/数转换器或者模拟/数字转换器。是指将连续变量的模拟信号转换为离散的数字信号的器件。ADC是MCU的重要外设，主要用于传感器的数据采集，常见的ADC类型一般为逐次逼近型。以沁恒RISC-VMCUCH32V307VCT6为例，内嵌2个12位的ADC模块，共有多达16和外部通道和2个内部通道。2.ADC引脚CH32V
借过风景·2024-02-06 11:24

xv6（RISC-V）操作系统源码分析第六节——锁

一、程序并发执行带来的问题及解决方案（一）并发执行带来的问题程序的并发执行提高了程序执行的效率，这是大多数内核所追求的，xv6也是这样。xv6采用两种方式实现程序的并发执行：采用多处理器架构在一个CPU上实现多线程机制xv6采用多处理器架构（硬件系统具有多个CPU独立执行）来实现程序的并发执行。这些CPU共享同一个DRAM，这种共享就带了问题：一个CPU在读取一个数据的同时，另一个CPU正在更新它
MCQSLW·2024-02-06 08:05

xv6（RISC-V）操作系统源码分析第一节——操作系统接口

一、内核与进程xv6使用传统形式内核（一个向其他运行中的程序提供服务的特殊程序）。每一个正在运行的程序称为进程，进程拥有自己的指令、数据与栈的内存空间。它们的功能如下：指令：实现程序的运算数据：用于运算过程的变量栈：管理程序的过程调用一个计算机通常有许多进程，但只有一个内核。二、进程调用内核服务的方式——系统调用进程通过调用系统调用来调用内核的服务。系统调用是操作系统接口中的一个调用。系统调用会进
MCQSLW·2024-02-06 08:34

xv6（RISC-V）操作系统源码分析第二节——操作系统组织

一、一个操作系统的基本要求一个操作系统至少需要满足以下三个要求：多路复用进程隔离进程通信（一）多路复用硬件CPU的数量有限，且往往少于同时存在的进程数量。而操作系统需要支持进程的并发执行，所以操作系统应该能使多个进程分时共享计算机的资源。（二）进程隔离一个进程的运行，应当具有一定的独立性，这个独立性指该进程在一定程度上不受其他进程的影响。这可以保证出了bug的程序不会严重影响其他程序的正常运行。（
MCQSLW·2024-02-06 08:34

xv6（RISC-V）操作系统源码分析第三节——地址映射与内存分配

一、xv6页表的作用物理内存指DRAM中的存储单元。物理存储器的一个字节有一个地址，称为物理地址。当指令操作虚拟地址时，分页硬件会将其翻译成物理地址，然后发送给DRAM硬件以读写。而分页硬件操作的核心数据结构就是页表。页表在物理内存中。通过页表机制，xv6为每个进程提供各自私有的地址空间和内存。页表决定了内存地址的含义与物理内存的哪些部分可以被访问。页表提供了一个间接层次，允许xv6实现如下技巧：
MCQSLW·2024-02-06 08:34

xv6（RISC-V）操作系统源码分析第五节——中断与设备驱动

一、驱动程序驱动程序是操作系统中管理特定设备的代码，它的功能包括：配置设备相关的硬件控制设备的执行处理设备产生的中断与等待设备I/O的进程进行交互驱动程序会与它所管理的设备并发执行。驱动程序必须了解设备的硬件接口。设备可以产生设备中断，在xv6中，内核中的devintr程序会处理这个中断。许多设备驱动程序会在两个上下文（context）中执行代码。这两个上下文分别是：上半部分（tophalf）：在
MCQSLW·2024-02-06 08:34
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他