【ARM Cache 系列文章 8 -- ARM DynamIQ 技术介绍

文章目录

    • DynamIQ 技术背景
      • DynamIQ技术详解
      • DynamIQ 与 big.LITTLE
      • DynamIQ cluster 分类
      • 硬件支持
    • DynamIQ为什么适合人工智能?

DynamIQ 技术背景

2017年3月21日下午,ARM在北京金隅喜来登酒店召开发布会,正式发布了全新的有针对人工智能及机器学习进行优化的DynamIQ技术,ARM 称 DynamIQ将是下一代计算革命的开始,将重新定义计算,可以覆盖覆盖从端到云的安全、通用平台。将被广泛应用于汽车、家庭以及数不胜数的各种互联设备,这些设备所产生的数据会在云端或者设备端被用于机器学习,以实现更先进的人工智能,从而带来更自然、更直观的用户体验。

DynamIQ技术详解

自 2011 年 ARM big.LITTLE 技术推出以来,它已经成为了目前运用非常广泛的多核架构技术。而 DynamIQ 技术则是big.LITTLE 技术的重要演进。

原有的 big.LITTLE 技术是将多个大核组成一个计算集群(cluster)、多个小核组成另一个cluster,然后进行协作运行。而全新的DynamIQ big.LITTLE将允许在单一cluster中进行大小核配置,可以出现比如1+3、1+7、3+5等诸多类型,将可配置性提升到了一个新的台阶。

有了DynamIQ,我们可以将不同类型的core放到一个cluster中。比如,将性能高的core,和功耗低的core放进一个cluster。如果没有DynamIQ,我们是将其放在2个不同cluster中的。最常见 4个Cortex-A72 核与4个Cortex-A53核,或者4个Cortex-A53与另外的4个Cortex-A53核配对。
【ARM Cache 系列文章 8 -- ARM DynamIQ 技术介绍_第1张图片

同时,DynamIQ big.LITTLE还可以对每一个处理器进行独立的频率控制以及开、关、休眠状态的控制,可以实现高效的、无缝的在不同任务间切换最合适的处理器。

在 big.LITTLE架构中,要求 big 处理器和 LITTLE 处理器位于不同的 cluster内,big处理器 cluster 和LITTLE 处理器 cluster 通过Cache Coherent Interconnect(CCI)进行数据传输,因此会不可避免地带来传输延迟,引起整体性能下降。DynamIQ big.LITTLE 不仅可以在单一cluster上进行大小核配置,同时也可以通过结合Corelink等技术,实现多个cluseter的组合,而这也意味着,未来可能会出现一个(5+3)的大核 cluster +一个(2+6)小核cluster或者更多的四五个cluster的架构。

与 big.LITTLE 技术不同,DynamIQ技术支持了将 big 处理器、LITTLE处理器和DynamIQ Shared Unit (DSU)集成在同一个cluster中,称为DynamIQ cluster,每个芯片可以集成多个DynamIQ cluster;在同一个cluster内,big处理器和LITTLE处理器的数据传输不必依赖big.LITTLE架构中的Cache Coherent Interconnect(CCI)硬件,而是通过DSU中的L3 Cache实现,从而简化了big处理器和LITTLE处理器间任务切换的数据共享复杂度,改善了传输延迟性能,提高了能效。

ARM V8.2 开始支持DynamIQ技术。而对于芯片设计厂商来说,DynamIQ技术也并不会带来芯片设计上太大的变动。同时在IP授权模式上也将会与ARM以往的策略一样。

DynamIQ 与 big.LITTLE

与 big.LITTLE技术相比,DynamIQ技术具有以下区别及相应的优势:

  • 同1个DynamIQ cluster内支持同时集成big处理器和LITTLE处理器,最多集成8个不同种类的处理器,从而使得big处理器和LITTLE处理器的配置数量更加灵活;
  • 同1个DynamIQ cluster内不同处理器的工作电压和频率可以通过DSU进行单独配置,有利于提高能效;
  • 在保证高性能的同时,进一步提高了芯片能效。

DynamIQ cluster 分类

在DynamIQ技术中,根据包含的big处理器和LITTLE处理器种类情况,DynamIQ cluster分为3种类型:

  • 包含big处理器和LITTLE处理器;
  • 只包含LITTLE处理器;
  • 只包含big处理器。

下面是包含 big处理器和LITTLE处理器的DynamIQ big.LITTLE system以及只包含LITTLE处理器的DynamIQ system示意图。
【ARM Cache 系列文章 8 -- ARM DynamIQ 技术介绍_第2张图片

硬件支持

DynamIQ技术的基本组成单元是DynamIQ cluster,DynamIQ cluster包括CPU和DSU。DSU被DynamlQ cluster内的所有CPU共享使用,其由异步桥、L3Cache、外设和接口总线、功率管理单元等部分组成。
【ARM Cache 系列文章 8 -- ARM DynamIQ 技术介绍_第3张图片
【ARM Cache 系列文章 8 -- ARM DynamIQ 技术介绍_第4张图片

DynamIQ为什么适合人工智能?

ARM前面强调了DynamIQ技术将会被广泛的用于人工智能和机器学习领域,那么它在这些方面到底有何优势呢?

首先,全新的DynamIQ big.LITTLE架构就非常适合人工智能和机器学习的。以语音识别为例,当需要唤醒设备时,这个时候关键词激活设备,只需要启动一个小核就可完成,而随后的语音识别就会立刻需要性能更强的核心;如果是面部识别则可能设备一开始就需要更强的性能,而当识别完成后,工作则迁移至小核。不难看出,人工智能对于大小核之间的调配、无缝切换都要求很高,显然全新的DynamIQ big.LITTLE架构是非常适合的,将会为机器学习和人工智能应用带来更快的响应速度。

其次,DynamIQ还特别加入了针对人工智能的指令集和优化库,下一代ARM V8.2版本的指令集将支持神经网路卷积运算,可以极大的提升人工智能和机器学习的效率。

推荐阅读
https://www.sohu.com/a/129661515_128469

你可能感兴趣的:(#,ARM,CPU,Cache,系列,arm开发,DynamlQ,DSU,PPU,LITTLE,big,处理器)