Modelsim编译出现#Error loading design#的几种解决方案

安装问题和工程问题在别的问题贴都提到很多，给大家分享一下我的采用的几种解决方案：

代码问题

1. 检查tb文件中的代码端口是否改为wire型

...
module test_tb
(
   input wire a,
   output wire b
);
...

2. 检查实例名与tb文件名一致，如文件名为test_tb.vt则实例名为test_tb，很重要！

3. module与实例名之间的空格有时会导致出现#Error loading design#。

软件自动优化问题

找到modelsim的安装路径，找到modelsim.ini

使用文本编辑器打开后编辑（去掉只读属性）

找到VoptFlow = 1

改为VoptFlow = 0,关闭它的自动优化功能，保存退出（恢复只读属性）

重新打开软件即可。

本文仅供参考。