逐次比较型SAR ADC工作原理

逐次比较型ADC工作原理

1. 转换方式

​ 直接转换ADC

2. 电路结构

​ 逐次逼近ADC包括n位逐次比较型A/D转换器如图1所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A转换器及电压比较器组成。

图1 逐次比较型AD转换器框图

3. 工作原理

​ 逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体进行比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。

对图1的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入D/A转换器。输入电压首先与D/A转换器输出电压（V_REF/2）相比较，如输入电压V_I≥V_REF/2，比较器输出为1，若输入电压V_I< V_REF/2，则为0。比较结果存于数据寄存器的D_n-1位。然后在CP的第二个时钟脉冲作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时 V_O’=(3/4)V_REF。于是V_I再与(3/4)V_REF相比较，如V_I≥(3/4)V_REF，则次高位D_n-2=1，否则D_n-2=0；如最高位为0，则V_O’=V_REF/4，输入电压V_I与V_O’比较，如输入电压V_I≥V_REF/4，则 D_n-2位存1，否则存0……。以此类推，逐次比较得到输出数字量。

​ 为了进一步理解逐次比较A/D转换器的工作原理及转换过程。下面用实例加以说明。
​ 设图1电路为8位A/D转换器，输入模拟量V_A=6.84 V，D/A转换器基准电压V_REF=10 V。 根据逐次比较D/A转换器的工作原理，可画出在转换过程中时钟CP、启动脉冲、D₇～D₀及D/A转换器输出电压V_O’的波形，如图2所示。

​ 由图2可见，当启动脉冲低电平到来后转换开始，在第一个时钟脉冲CP作用下，数据寄存器将D₇～D₀=10000000送入D/A转换器，其输出电压 V_O’= 5 V，V_A与V_O’比较，V_A>V_O’存1；第二个CP到来时，寄存器输出D₇～D₀=11000000，V_O’为7.5 V，V_A再与7.5 V比较，因V_A<7.5 V，所以D₆存0；输入第三个CP时，D₇～D₀=10100000，V_O’= 6.25 V；V_A再与V_O’比较，……如此重复比较下去，经8个时钟周期，转换结束。由图中V_O’的波形可见，在逐次比较过程中，与输出数字量对应的模拟电压V_O’逐渐逼近V_A值，最后得到A/D转换器转换结果D₇～D₀为10101111。该数字量所对应的模拟电压为 6.8359375 V，与实际输入的模拟电压 6.84 V的相对误差仅为0.06%。

图2 8位逐次比较型AD转换器波形图

4. 特点

​ (1)转换速度：(n+1)T_cp . 速度快。
​ (2)调整V_REF，可改变其动态范围。

5. 转换器电路举例

​ 常用的集成逐次比较型A/D转换器有 ADC0808/0809系列（8位）、AD575(10位)、AD574A(12位)等。

例1 4位逐次比较型A/D转换器的逻辑电路如图3所示。图中5个移位寄存器可进行并入/并出或串入/串出操作，其F为并行置数端，高电平有效，S为高位串行输入。数据寄存器由D边沿触发器组成，数字量从Q₄～Q₁输出，试分析电路的工作原理。

图3 4位逐次比较型AD转换器的逻辑电路

解:

电路工作过程如下：
当启动脉冲上升沿到来后，FF₀～FF₄被清零，Q₅置1，Q₅的高电平开启G₂门，时钟CP脉冲进入移位寄存器。在第一个CP脉冲作用下，由于移位寄存器的置数使能端F已有0变为1，并行输入数据 ABCDE=01111置入，Q_AQ_BQ_CQ_DQ_E=01111。QA的低电平使数据寄存器的最高位置1，即Q₄Q₃Q₂Q₁=1000。D/A转换将数字量1000转换为模拟电压V_O’，送入比较器C与输入模拟电压V_I比较，若输入电压V_I> V_O’，则比较器C输出V_C为1，否则为0。比较结果送D₄～D₁。
第二个CP脉冲到来后，移位寄存器的串行输入端S为高电平，Q_A由0变1，同是最高位Q_A的0移至次高位Q_B。于是数据寄存器的Q₃由0变1，这个正跳变作为有效触发信号加到FF₄的CP端使V_C的电平得以在Q₄保存下来。此时，由于其他触发器无正跳变脉冲，V_C的信号对它们不起作用。Q₃变为1后建立了新的D/A转换器的数据，输入电压在与其输出电压V_O’相比较，比较结果在第三个时钟脉冲作用下存于Q₃……。如此进行，直到Q_E由1变0，使Q₅由1变0后将G₂封锁，转换完毕。于是电路的输出端D₃D₂D₁D₀得到与输入电压V_I成正比的数字量。

下表为移位寄存器的状态转换表

移位寄存器状态	QE	QD	QC	QB	QA
将输入数据ABCDE=01111置入	1	1	1	1	0
第一次移位	1	1	1	0	1
第二次移位	1	1	0	1	1
第三次移位	1	0	1	1	1
第四次移位	0	1	1	1	1

​ 由以上分析可见，逐次比较型A/D转换器完成一次转换所需的时间与其位数和时钟脉冲频率有关，位数愈少，时钟频率愈高，转换所需时间越短。这种A/D转换器具有转换速度较快，精度高的特点。

欢迎评论，一起交流！

---

从 “21ic.com中国电子网” 转载文章《什么是逐次比较型ADC》，作者：chenrj