FPGA基础知识

信号

0
1
X：未知
Z：高阻态

数据类型

reg相当于存储单元，wire相当于物理连线
寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动
线网类型
线网数据类型表示结构实体（例如门）之间的物理连线。
线网类型的变量不能储存值，它的值是由驱动它的元件所决定的。

驱动线网类型变量的元件有门、连接赋值语句、assign等。
如果没有驱动元件连接到线网类型的变量上，则该变量就是高阻的，即其值为z。

线网数据类型包括wire型和tri型，其中最常用的是wire型。

寄存器型
reg如果没有驱动值是x，驱动是always。

串口

MSB：从高位到低位（默认）
LSB：从低位到高位

定义参数

parameter CLK = 500000;

信号连接

{a,b}：将a、b拼接起来，作为一个新信号
例：c[11:0] = {a[7:0],b[3:0]}

状态机（FSM）

有限状态机：在有限个状态之间按一定规律转换的时序电路。

其他

reg只有在always、initial中赋值
initial：只执行一次

assign：用在组合逻辑
always：用在组合/时序逻辑

读热码：每个状态机只有一个寄存器置位，译码逻辑简单。

组合逻辑 用 =
时序逻辑 用 <=