【60】MSI-X介绍

公众号分了三部分

MSI-X (一）

MSI-X (二）

MSI-X（三）

1. MSI中断

    介绍MSI-X中断之前，我们先来看看MSI中断的机制。

    MSI中断本质上是一个memory write，memory write的地址就是设备配置空间的MSI address寄存器的值，memory write的数据就是设备配置空间的MSI data寄存器的值。Message address寄存器和message data寄存器是调用pci_enable_msi时，系统软件填入的（address和data和CPU的架构相关，简单说就是和CPU的中断控制器部分相关）。

    也就是说，一个设备想产生一个MSI中断话，只需要使用配置空间的message address寄存器和message data寄存器发起一个memory write请求，即往message address寄存器写入memory data。在X86系统下，message address对应的LAPIC的地址。

2.为何要引入MSI-X

    前面讲了MSI中断的机制，其实MSI-X Capability中断机制与MSI Capability的中断机制类似。既然机制类似，为啥还要需要引入MSI-X呢？

  回答这个问题前，我们先看看MSI有哪些限制？

    （1）MSI相关的寄存器都是在配置空间中，从Message Control寄存器multiple message Capble字段可以看出MSI最多支持32个中断向量，且必须是，也就是说如果一个function需要3个中断向量，必须申请4个才可以满足。

    （2）MSI要求中断控制器分配给该function的中断向量号必须连续。

    打个比方，如果一个PCIe设备需要使用4个中断请求时，如果使用MSI机制时，Message Data的[2:0]字段可以为0b000~0b011，因此可以发送4种中断请求，但是这4种中断请求的Message Data字段必须连续。在许多中断控制器中，Message Data字段连续也意味着中断控制器需要为这个PCIe设备分配4个连续的中断向量号。

有时在一个中断控制器中，虽然具有4个以上的中断向量号，但是很难保证这些中断向量号是连续的。因此中断控制器将无法为这些PCIe设备分配足够的中断请求，此时该设备的“Multiple Message Enable”字段将小于“Multiple Message Capable”。MSI-X为了解决上面的问题才出现的。

注意：linux的X86架构下是不支持Multiple Message的。

MSI-X的出现就是为了解决上面两个问题，主要是第二个问题。

3.MSI-X CAP结构

    MSI-X和MSI最大的不同是message data、message address字段和status字段没有存放在设备的配置空间中，而是使用MSI-X Table structure和MSI-X PBA structure来存放这些字段。

    MSI-X Table structure和PBA structure存放在设备的BAR空间里，这两个structure可以map到相同BAR，也可以map到不同BAR，但是这个BAR必须是memory BAR而不能是IO BAR，也就是说两个structure要map到memory空间。

    注意：一个function只能支持一个MSI-X CAP。

3.1 配置空间的Message control 寄存器

    配置空间Message Control寄存器中的table size字段可以获取MSI-X的table的大小。软件读取该字段获取table size，table size+1就是MSI-X table entry的个数，也就是Figure 7-36中的entry(N-1)中的N，每个entry对应一个中断向量。从table size可以看出1个function最多可以支持=2048个MSI-X中断。

    pci_msix_vec_count读取Message Control寄存器的table size字段获取MSI-X table entry的个数。

    调用关系如下：

pci_enable_msix_range->__pci_enable_msix_range->__pci_enable_msix->pci_msix_vec_count

3.2 配置空间的Table offset/Table BIR寄存器

    配置空间中Table offset/Table BIR寄存器的Table BIR字段指示使用哪个BAR来映射的MSI-X Table structure。该字段的0-5也对应function的BAR0-5。

    Table offset字段代表MSI-X Table structure entry 0存放在BAR空间的偏移。

    kernel代码先读取配置空间的Table offset/Table BIR寄存器，通过Table BIR字段获取使用哪个BAR来映射MSI-X Table structure。然后计算出MSI-X table entry 0相对BAR空间偏移的物理地址（phys_addr），最后ioremap得到虚拟地址。

调用关系如下：

pci_enable_msix_range->__pci_enable_msix_range->__pci_enable_msix->msix_capability_init

2.3配置空间的PBA offset/PBA BIR寄存器

    配置空间中PBA offset/PBA BIR寄存器的PBA BIR字段指示使用哪个BAR来映射的PBA structure。该字段的0-5也对应function的BAR0-5。

    PBA offset字段代表PBA structure存放在BAR空间的偏移。

4.Memory空间的MSI-X table structure

    Message address和Message Upper address字段存放的是MSI-X memory write请求需要使用的地址。

    Message Data字段存放的是MSI-X memory write请求需要使用的data。该地址和CPU的架构相关，是使能MSI-X时，系统软件写入的。

    Kernel函数__pci_write_msi_msg把message address、message data写入对应的entry。

    如果是X86的CPU，存放message address和message data的结构struct msi_msg *msg是在irq_msi_compose_msg中初始化的，这个值和CPU架构相关。

    desc->mask_base是MSI-X table entry 0对应的虚拟地址，desc->msi_attrib.entry_nr是MSI-X table entry编号。desc->mask_base和desc->msi_attrib.entry_nr都是在msix_setup_entries赋值的（pci_enable_msix_range->__pci_enable_msix_range->

__pci_enable_msix->msix_capability_init->msix_setup_entries）。

    X86下调用关系：

pci_enable_msix_range->__pci_enable_msix_range->__pci_enable_msix-> msix_capability_init-> pci_msi_setup_msi_irqs-> arch_setup_msi_irqs->native_setup_msi_irqs->

msi_domain_alloc_irqs->irq_domain_activate_irq->__irq_domain_activate_irq-> msi_domain_activate->irq_chip_write_msi_msg->pci_msi_domain_write_msg-> __pci_write_msi_msg

使用kprobe工具dump出来的调用关系：

 x86 的IOAPIC和local APIC的架构。

X86 下MSI address的格式如下

    Destination ID 字段存放了中断要发往 LAPIC ID。该 ID 也会记录在 I/O APIC Redirection Table 中每个表项的 bit56-63 。Redirection hint indication 指定了 MSI 是否直接送达 CPU。 Destination mode 指定了 Destination ID 字段存放的是逻辑还是物理 APIC ID 。

X86下MSI data格式如下

    Vector 指定了中断向量号， Delivery Mode 定义同传统中断，表示中断类型。Trigger Mode 为触发模式，0 为边缘触发，1 为水平触发。 Level 指定了水平触发中断时处于的电位(边缘触发无须设置该字段)。

    上面都是以X86为例，具体的可以参考《Intel® 64 and IA-32 Architectures Software Developer’s Manual》卷三关于APIC和MSI的部分。

    Vector Control字段存放的是控制字段，当Mask Bit为1时，PCIe设备不能使用该MSI-X table entry来发送中断消息。

     如果其他的MSI-X table entry也是使用的相同的vector，只要对应entry的vector control寄存器的mask bit字段不为1，仍然可以使用该vector发送MSI-X中断消息。这个意思是说Mask Bit的作用范围是该entry的，如果两个entry使用相同的vector（对X86来说就是Message Data字段低8 bit相同），Mask Bit不为1的entry是可以使用该vector发出message中断。

    此时MSI-X中断还没有完全初始化完毕，Kernel代码是把MSI-X vector control 寄存器的Mask bit置1来mask所有vector的中断。

调用关系：

pci_enable_msix_range->__pci_enable_msix_range->__pci_enable_msix-> msix_capability_init-> msix_program_entries

5、什么时候umask的vector中断呢？

    以网卡为例，在request_irq的时候才把MSI-X的使用的vector给unmask的。

__igb_open->request_threaded_irq->__setup_irq->irq_startup->__irq_startup-> unmask_irq->pci_msi_unmask_irq-> msi_set_mask_bit->msix_mask_irq->__pci_msix_desc_mask_irq

6、MSI和MSI-X对比

对比项	MSI	MSI-X
Message Address	存放在配置空间中MSI相关寄存器	存放在BAR空间MSI-X table structure
Message Data	存放在配置空间中MSI相关寄存器	存放在BAR空间MSI-X table structure
Sataus相关	存放在配置空间中MSI相关寄存器	存放在BAR空间PBA structure
每个设备支持的Vector数量	32	2048
中断号连续？	是	否

7、举个例子

    说了这么多拿网卡举个例子吧。从配置空间可以看出MSI-X使用的BAR3，MSI-X table structure存放在BAR3起始地址+0的位置，PBA structure存在BAR3起始地址+0x2000的位置。

我们来读一下该地址，发现使用的entry的message地址为LAPIC的地址。