【408】 2013年真题 计算机组成原理

某32位计算机，CPU 主频为800MHz， Cache 命中时的CPI为4，Cache块大小为 32B；主存采用8体交叉存储方式，每个体的存储字长为32 位、存储周期为 40ns;存储器总线宽度为 32位，总线时钟顿率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送32B，传送地址或32 位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。
1)CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？
2)Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？
3)存储器总线完成一次读突发传送总线事务所需的时间 是多少？
4)若程序BP执行过程中共执行了100条指令。平均每条指令需进行 1.2 次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间为多少

 

（1）时钟周期 = 1 / 频率   1M = 1e20;

        1 / 800MHz = 1.25ns  1 / 200MHz = 5.0ns  4B * 200MHz = 800MB/s

（2）Cache块大小 = 32B ，Cache缺失一次需要32B的突发传送，而每次突发传送32B，所以只需要一次

（3）存储流水线的概念    读突发传送时间来自三个部分：送首地址和命令 、存储器准备数据 、传送数据

        1⃣️  t送首地址和命令 = 1个总线时钟周期 = 5.0ns

        2⃣️  8体交叉 存储周期 = 40ns，所以每隔 "40ns/8 = 5ns"启动一个个体

        t准备数据 = 40ns + （8 - 1）* 5 = 75ns

        3⃣️ t传送 = 5ns

（4）1、Cache未命中： 额外开销 + 完成

           1个读突发传送 85ns  * 平均访存次数 + 完成指令时间  = 1.2 * 85 + 5 = 107ns

           2、Cache命中：CPI = 4 ， 4 * 1.25 = 5ns

           CPU的执行时间  =  （0.95 * 5 + 0.05 * 107 ）* 100 = 1010ns