嵌入式学习笔记（13）汇编写启动代码之开关iCache

什么是cache，有什么用

cache是一种内存，叫高速缓存。

从容量来说：CPU < 寄存器 < cache < DDR

从速度来说：CPU > 寄存器 > cache > DDR

cache的存在，是因为寄存器和DDR之间速度差异太大了，DDR的速度远不能满足寄存器的需要（不能满足CPU的需要，所以没有cache会拉低整个系统的整体速度）

整个系统CPU的供应链由：寄存器+cache+DDR+固态硬盘/硬盘/Flash四阶组成，这是综合考虑了性能、成本后得到的妥协的结果。

210内部有32KB icache和 32KB dcache。icache是用来缓存指令的；dcache是用来缓存数据的。

cache的意义：指令平时放在硬盘/Flash中，运行时读到DDR中，再从DDR中读给寄存器，再由寄存器送给CPU。但是DDR的速度和寄存器（代表的CPU）相差太大，如果CPU运行完一句再去DDR读取下一句，那CPU的速度就完全被DDR拖累了。解决方案就是icache。

icache工作时，会把我们CPU正在运行的指令的旁边几句指令实现给读取到icache中（CPU设计有一个基本原理：代码执行时，下一句执行当前一句代码旁边的代码几率较高），当下一句CPU要指令时，icache首先会检查自己事先准备的缓存指令中有无这句，如果有直接给CPU，如果没有则需要从DDR中重新读取拿给CPU，并同时做一系列动作：清缓存、重新缓存。

iROM中BL0对cache的操作

首先，icache的一切动作都是自动的，不需人为干预。我们所要做的就是打开/关闭icache。

其次，在210的iROM的BL0已经打开了icache。所以之前看到的现象都是icache打开时的现象。

汇编代码读写cp15以开关icache

mrc p15,0,r0,c1,c0,0; // 读出cp15的c1到r0中

bic r0, r0, #(1<<12) // bit12 置0  关icache

orr r0, r0, #(1<<12) // bit12 置1  开icache

mcr p15,0,r0,c1,c0,0;

实验验证

我们来看三种情况下的实验现象：

(1)直接使用BL0中对icache的操作

(2)关icache

(3)开icache

实验结果分析：

结论1：irom中确实是打开了icache的。

结论2：icache关闭确实比icache打开时led闪烁变慢，说明指令执行速度变慢。

 嵌入式物联网的学习之路非常漫长，不少人因为学习路线不对或者学习内容不够专业而错失高薪offer。不过别担心，我为大家整理了一份150多G的学习资源，基本上涵盖了嵌入式物联网学习的所有内容。点击这里扫码进群领资料，0元领取学习资源，让你的学习之路更加顺畅！记得点赞、关注、收藏、转发哦！