Xilinx DDR3 MIG IP核(3)--把MIG IP核打包成FIFO(上)

目录

1、框架

2、ddr3_wr突发写模块

2.1、端口

2.2、Verilog代码

3、ddr3_rd突发读模块

3.1、端口

你可能感兴趣的:(FPGA接口与协议,fpga,verilog,DDR,ddr3,Xilinx)