HDLbits--Exams/ece241 2013 q7

用D触发器和逻辑门组成一个JK触发器。

D触发器的状态方程是:Q*=D,JK触发器的状态方程是:Q*=JQ'+K'Q。让两式相等可得:D=JQ'+K'Q,用门电

module top_module (
    input clk,
    input j,
    input k,
    output Q); 
    
    initial
        Q=0;
   //d = jq'+k'q
    always@(posedge clk)
        begin
            Q <= j&~Q|~k&Q;
        end
            

endmodule

路实现上述函数即可转换成为jk触发器。即把jq‘+k'q当做D触发器的输入端。

你可能感兴趣的:(fpga开发,数学建模,嵌入式硬件,硬件架构,硬件工程)