使用Transient noise和ac noise仿真晶体管噪声

前言

For the two types of noise that are on transistors — thermal noise and flicker noise — transient noise analysis can be run within SPICEsimulation. “This is a time-domain analysis, but at every time step it inserts the random noise for each of the devices. And while it does make stimulation take longer, design teams can simulate complex PLLs or high precision ADCs in the time domain to see it locking, see its stability.
——ADI engineer Mick Tegethoff

作为基本仿真方法，transient noise是比较少用的工具，noise和pss&pnoise的噪声仿真方法更为常见。transient noise在非线性电路比如ADC、PLL等电路仿真中是有必要的。此篇博客以仿真TSMC65nm nch core管三种噪声类型（thermal noise, flick noise, gate induced noise）为例，分别比较了transient nosie和ac noise的仿真结果，并给出了transient noise和ac noise的使用示例。

Simulated 50Ω noise figure versus frequency, for a 1000/0.25 (um/um) n-channel MOSFET

热噪声（thermal noise）

晶体管中的噪声类型繁多，仿真单一噪声类型时要想办法将噪声类型区分开来。
由拉扎维可知，晶体管热噪声主要来自于沟道电阻，栅极电压越大，沟道电阻越小，热噪声也越小，其PSD为：
$$I_n^2=4kT\gamma g_{ds}$$
其中$g_{ds}$是$V_{DS}=0$时的漏源电导，即$g_{ds}=\frac{1}{R_{on}}$。对于长沟到器件，$V_{DS}=0$时的$g_{ds}$等于饱和区的$g_m$。
因此建立testbench如下图所示。
其中，VGS保证nch管导通，通过漏极串联电流为0的电流源I3保证nch没有漏电流，VDS近似为0。由于一个电阻只有在有DC电流流过它的时候才会显示出flick noise，并且随着电流的增大而增大，因此Id=0也可以保证在漏极probe得到的电压噪声将不包含flick noise。在实际应用中可以通过调节gm的大小改变热噪声的贡献。

transient noise设置如下：

Transient Analysis 设置	Tran Noise Options

ac noise设置如下，输出节点选择漏极电压，直接观察电压噪声输出：

得到的热噪声仿真结果如下，可以看到transient noise和ac noise结果的吻合度还是不错的：

闪烁噪声（flick noise）

氧化物和硅界面处的悬挂键随机捕获和释放附近流过的载流子，造成了漏电流的闪烁噪声。
PSD为：
$$V_n^2=\frac{K}{C_{ox}WL}\ast \frac{1}{f}$$
建立testbench如下图所示。
通过两个电压源VDS和VGS保证该nch工作在饱和区，nch近似于一个恒流源，跨导接近于0，电阻热噪声此时贡献接近于0。漏极通过接入一个理想单位电阻，将输出端电流噪声转换为电压噪声，作为probe节点。实际应用当中，负载阻抗越大，DC电流越小，则flick noise越小。

Transient noise设置与热噪声相同。
ac noise设置(probe选择M0或者R0都可以，只要电流大小不变，最终得到的结果都不变)：

得到的闪烁噪声仿真结果如下，可以看到transient noise和ac noise结果的吻合度还是不错的：

栅感应噪声（induced gate noise）

induced gate noise由于在低频时噪声贡献很小而常常被人忽略，但在射频中它可能占主导地位，因此本文也将对其进行分析仿真。
有关其定义如下，栅极和沟道间的电容将波动的沟道电势耦合到栅极，形成了栅极ac电流噪声。因此induced gate noise与热噪声存在一定相关关系，两噪声电流的相关幅度为0.39。

DESCRIPTION
Induced gate noise is related to thermal noise within the channel of a device. When transistors operate in the gigahertz range, random potential fluctuations in the channel result in channel noise which will be coupled to the gate terminal through the gate oxide capacitance and cause the induced gate noise.
Several models are used to analyze this, often based on the length of the channel and the impacts are felt primarily by high frequency devices.

BSIM3系列的模型是不支持gate-induced noise的，BSIM4才开始支持，而且为了增快仿真速度，其模型和常规基于物理模型的van-der ziel模型也不相同，BSIM的很多参数都不是基于真实物理模型的。
PSD为：
$$I_{g,n}^2=\frac{16}{15}\ast KT{\omega }^2{C}_{gs}^2\Delta f$$
建立testbench如下图所示。
通过两个电压源VDS和VGS保证该nch工作在饱和区。通过在栅极添加理想nosieless单位电阻将栅端电流噪声转换为电压噪声，作为probe节点。

得到的栅感应噪声仿真结果如下，可以看到transient noise和ac noise结果不太吻合，ac noise仿真结果复合理论上随频率增大的结果，但transient noise仿真结果不太正确，这个后面还需要再探究一下。

参考文献

[1] A. J. Scholten et al. IEDM 1999, pp. 155-158
[2] T. Noulis, “CMOS process transient noise simulation analysis and benchmarking,” 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 2016, pp. 70-75, doi: 10.1109/PATMOS.2016.7833428.
[2] 拉扎维 模拟CMOS集成电路设计
[3] 格雷 模拟集成电路的分析与设计
[4] Thomas Lee CMOS集成电路设计