FPGA笔记

组合电路

时序电路

LUT:每个不同的输入,对应一个地址,这个地址对应的相应的输出

CLB:Configurable Logic Block



你可能感兴趣的:(FPGA笔记)