1. 鼠标设定: 在Allegro视窗 layout时,每执行一个指令例:Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便.
2. Text path设置: 在ALLEGRO视窗 LAYOUT时,不能执行一些指令:Show element, Tools>report
应急办法:寻一个相应的log文档copy到档案同一路径即可
Setup>User Preference之Design_Paths>textpath项设为:C:\cadance\PSD_14.1\share\PCB/text/views即可
3. 不能编辑Net Logic
4. 转gerber前需update DRC,应尽量将DRC排除,有些可忽略的DRC如何消除?
logo中文字所產生的K/L error,可另外增加一个subclass,这样该文字不用写在ETCH层,可消除K/L error.
有些可忽略的P/P,P/L 的error,可给那些pin增加一个property—NO_DRC, 操作:Edit/Properties,选择需要的pin,选NO_DRC, Apply, OK
5. 对某些PIN添加了”NO DRC”的属性可ERRO并不能消除﹐这是為什么?
6. 如何Add new subclass
7. 对differential pair nets 之”net space type” properties应怎样设定?
先设定对net 设定一differential pair property,
再在constraints system 控制面板中选择spacing rule nets 栏的attach property nets,并在allegro 窗口control panel的find by name 下选择 property
选取相应property
再对其套用spacing rule 即可
8. Hilight时的两种不同的显示方式(实线和虚线)
9. 怎样更新Allegro layout窗口下的tool bar和display option设定
10. Color and Visibility 视窗过长,有的人在使用一阵子后会发现Color and Visibility 视窗过长不好关掉其视窗,这时有两个方法可解决
关掉 Allegro程式然后删掉\pcbenv路径下的allegro.geo,再进 Allegro 就会重设其视窗
将Allegro.geo 档中的Form.cvf_main 改其值 60 40 0 430
11. 开啟allegro时,会自动在桌面上生成allegro.jrl档,怎麼解决? 可能的情况:环境变数中将temp路径设成了桌面
环境变数中将temp应设成:%USERPROFILE%\Local Settings\Temp
Setup>User Perference之Design_Paths>textpath项设成了桌面
12. 当我们要RENAME背面元件时不成功
13. Rename
14. 我们在走线时﹐经常碰到这样的问题﹒走线时候我们渴望RATS显示随著走线而改变﹐以便走线﹒ Setup/Drawing options之Display中的Ratsnest Points有两选项﹕
Pin to Pin (Rats在Pin之间显现)
Closest end point (Rats随走线改变显示)
15. 怎样复制多个有规律的VIA
16. 有时打开allegro窗口,menu会反白无效
将不是系统路径(c:\cadence\psd_14.1\share\pcb\text\cuimenus)下的men文档删除,再更新系统路径下的men文档,
再重新开一个allegro窗口
17. Stroke的使用
18. 如何将Help file、可执行程式掛在Allegro Menu上?
将\Layoutserver\F\User\14747\Menu File下的*.men档Copy to: C:\Cadence\PSD_14.1\Share\Pcb\Text\cuimenus下,
将\Pcb_server2\Pcbl\Help File\下的Help file Copy to C:\Cadence\PSD_14.1\Share\Pcb\Help下。挂上去的Help file就可以执行了
19. Menu之Path设置
20. env中快捷键的保留
21. 在进行SUB_DRAWING时﹐同一个内容会有两个相同名字﹐有时也无法打开
22. 定义某部分区域不能有测试点
23. Allegro Lib里的pad有更改﹐而在做零件的视窗replace不了该pad﹐即使删掉该pad重新叫进来也不能update
把该pad的坐标先记下来﹐然后把该种pad删掉
选toos/PADStack/modify design padstack…在弹出的窗口中选purge/all,再在弹出的窗口中选yes,之后再重新叫进该pad就ok了
24. 对于VCC,GND等这些线宽要求较高的信号, 在pin脚比较小,比较密的IC上走这些信号时就很容易产生line to line的错误,如果只是单纯的把线宽改小了来走也会产生L/W的错误
在设这些信号的rule时,在constrain system master下的physical (line/vais)rule set etch value下,把min line width设為VCC, GND等信号一般要走的线宽值
min neck width设為那些特殊IC能走的线宽值
max neck length设为这段线宽减少了的线可以走多长
然后在这些信号套上这个rule.以后在走线时就可以把特殊IC上的VCC,GND等信号的线宽改為刚才所设的那个min neck width值而不会出错
25. 做零件时无法放置PAD
26. 做金手指零件时﹐REF等五项内容摆放的层面(Assembly_Top OR Assembly_Bottom)
当金手指的两面做成同一个零件中时﹐REF*等五项内容只放在Assemble_top 层﹔
当金手指的两面分开来做成两个零件﹐对于Top层的零件﹐其REF等五项内容放在Assembly_Top层﹐对于Bottom层的零件﹐其REF等五项内容放在Assembly_Bottom层
27. 在board file中replace不同封装的零件?
先给要replace的零件增加一属性----Edit/Property, 选择temporary package symbol, apply
再执行指令: place/replace SPECCTRAQuest Temporary/symbol. Replace的零件要与原来的temporary symbol的pin count一样
28. 开啟Allegro视窗时,等待很长时间,在command视窗提示Function未找到等资讯。
29. Z_COPY命令在shape symbol和flash symbol格式中不能使用
30. 如何保护自己的Project。
31. 在Allegro14.2中不能执行dbfix指令。
32. Allegro Utilities程式介绍
Allegro to SPECCTRA: SPECCTRA Automatic Router
Batch DRC: 移除板子内所在DRC marks,只是移除mark而以,若要layout须Run Update DRC.
33. 如何避免测点加到Bottom层的零件内。
34. 如何一次性highlight没有加测点的net
方法一:在运行完Route>Testprep>Auto…之后,highlight所有net,然后关掉所在层面,只开Manufacturing>PROBE_BOTTOM,之后以框选方式dehilight所有net,再打开需要之层面,剩下的highlight net即为未加测点之net
方法二:在运行完Route>Testprep>Auto…之后,在Allegro 命令行输入hl_npt即可一次性highlight没有加测点的net. 前提是\pcbenv\下面有hl_npt.il skill file
35. CRTL键在Allegro中的使用。
36. 通过show element之report档产生一个list file
37. 固定Report窗口以便显示多个Report 窗口
38. 中间键之放大缩小的设定
39. Show element时不显示manhattan etch length
Setup>User Preferences…>UI: show_max_manhattan_pins 在Value栏Key入1就可以Show element时不显示manhattan etch length,此设置对有NO_RAT属性的net不适用
一般情况下超过50 pins的net,比如GND等power net, Show element时不显示manhattan etch length