pt primetime PTE-070

报告：
检测到时钟网络中的non-unate路径。
引脚“UOR/Z”中的“CLK”同时传播时钟的反相和非反相sense。(PTE-070)
此处的或门是unate 门。为什么还有这个消息？

Answer:
此警告通常被误解。PTE-070警告涉及non-unate逻辑，而不是non-unate单元。
non-unate时钟逻辑是指在传播过程中时钟的两个感知器(非反转和反转)一起到达同一引脚的情况。即使是non-unate单元也可能发生。如下图：
当然，如果时钟逻辑确实包含具有反转和非反转弧线的非统一单元，则时钟逻辑也将显示此相同的属性。

当该消息发生时，两个时钟方向都向下游传播，这导致重要的时序结果。对于两种方向都传播的时钟域，每个时序单元都由上升沿和下降沿触发。因此，最保守的设置关系将在两个时钟感知器之间，并且将产生半周期设置路径。
hold路径同样受到影响。通常，这些检查是无效的，因为在任何给定时间只有一个时钟读出存在于时钟网络中。
要解决方向歧义，可以使用以下技术：
set_sense
生成的时钟版本在冲突管脚上创建了带和不带 -invert 的时钟版本，并使用SET_CLOCK_GROUPS应用独占时钟关系
set_case_analysis
set_disable_timing

create_generated_clock -add
-name CLK_noninverted
-combinational
-source [get_ports CLK]
-master CLK
[get_pins UOR/Z]
create_generated_clock -add
-name CLK_inverted
-combinational -invert
-source [get_ports CLK]
-master CLK
[get_pins UOR/Z]
set_clock_groups -physically_exclusive
-group CLK_noninverted -group CLK_inverted

使用上述方法之一，主动地解决方向上的歧义。