【无标题】

CS5518 是颗 MIPI DSI 输入， LVDS 双 Port 输出转换芯片。 MIPI 输入每条 data lane 最大支持 1Gbps ， LVDS 支持 pixel clk 25MHZ~154MHZ 。

CS5516 是颗 MIPI DSI 输入， LVDS 单 Port 输出转换芯片。 MIPI 输入每条 data lane 最大支持 1Gbps ， LVDS 支持 pixel clk 25MHZ~77MHZ 。

用户根据自己所使用的 MIPI source 、芯片和屏幕在 CS5518/16 生成工具 V0.1 工具中配置并生成寄存器表，再通过 MIPI LPCMD 或者 IIC 总线访问芯片本地寄存器并对其进行配置。CS5518/16 生成工具 V0.1 工具中配置 MAIN ， LVDS ， MIPI 三部分。

下图为软件界面 :

1.1 MAIN

用户需在此界面完成生成寄存器表的芯片型号选择，寄存器表命令格式选择，是否 进入 bist 模式测试屏幕。 Bist 模式支持不同的测试 pattern 。详细的 MIPI LPCMD 和 IIC总线操作方法会在后面详细介绍。

1.2 LVDS

基本参数配置：

分辨率配置：下拉列表有常用的分辨率，用户可以选择常用的分辨率适配屏幕，也 可以通过列表里的[Set Manually] 自定义 timing ， timing 需满足屏幕的 Timing Specification，自定义完成后按回车键生效。 P/N 交换： LVDS 链路 Port0 和 Port1 每条 line 都支持 PN 交换，用户可以根据实际

的 PCB 结构调整组内的 PN 交换，若没用到请忽略。 Line 交换： LVDS 链路支持组内 line 互相交换，用户可以根据实际的 PCB 结构选 择 line 组内交换，若没用到请忽略。 关闭电源：power down LVDS 链路，当用户只使用了单个 Port ，可以 power down 另外一个 Port, 节省功耗。

端口数量：用户可以根据屏幕分辨率的大小，来选择合适的 LVDS 端口数量。当用 户使用 CS5518 时，可以选择两个或一个 LVDS 端口；当使用 CS5516 时，默认只有一 个 LVDS 端口。 颜色数：请用户选择合适的 bit 数来适配屏幕。

高级参数配置：该项包括配置 LVDS 输出数据的极性， Port0 和 Port1 交换和其他不

常用的功能，用户自行选择。

1.3 MIPI

LANE 数量： MIPI 输入 Lane count 选择，支持 1~4lane 输入，用户自行选择。 MIPI 时钟： MIPI CLK （ MHz ）是 MIPI CLK 链路实际输出的物理频率。 MIPI CLK 计算公式： (LVDSCLK*BPP*1.2) /(MIPI Lane count.*2) 。

P/N 交换： MIPI 链路每条 line 都支持 PN 交换，用户可以根据实际的 PCB 结构调 整组内的 PN 交换，若没用到请忽略。

Line 交换： MIPI 链路支持 line 互相交换，用户可以根据实际的 PCB 结构选择 line 组内交换，若没用到请忽略。

参考时钟选择：外部有源晶振，输入频率范围为 20M~50M ； MIPI CLK ，用户需 将 MIPI Source 发送的 MIPI CLK 频率填入 MIPI 时钟一栏，同时也要求 Source MIPI CLK 工作在连续的 HIGH SPEED 模式； 27M 内部时钟：不接 MIPI Source 时，用户可以选择此时钟测试屏幕用。