vivado时序分析-4查看时序路径报告

时序路径报告可提供了解导致时序违例的原因所需的信息。“Timing Path Summary”（时序路径汇总）显示了时序路径详情中的重要信息。复查该报告即可了解违例原因，无需分析时序路径。其中包含裕量、路径要求、数据路径延迟、单元延迟、布线延迟、时钟偏差和时钟不确定性的相关信

息。它不提供有关单元布局的任何信息。

1、时序路径汇总头文件信息

时序路径汇总头文件包含以下信息 ：

• “ Slack ” （ 裕量 ）

裕量为正值表明路径满足衍生自时序约束的路径要求。“ Slack ”公式取决于所执行的分析。

• “ Source ” （ 源 ）

路径起点和发送数据的源时钟。起点通常为时序单元的时钟管脚或输入端口。

• “ Destination ” （ 目标 ）

路径端点和捕获数据的目标时钟。端点通常为目标时序单元的输入数据管脚或输出端口。

• “ Path Group ” （ 路径组 ）

路径端点所属的时序组。该组通常由目标时钟定义 ， 但归入 **async_default** 时序组的异步时序检查 （ 恢复 /

移除 ） 除外。用户定义的组同样显示在此处。这样便于报告。

• “ Path Type ” （ 路径类型 ）

此路径上执行的分析类型。

• “ Requirement ” （ 要求 ）

当起点和端点由相同时钟控制时或者由无相移的时钟控制时 ， 时序路径要求通常为 ：

1 个时钟周期 （ 针对建立 / 恢复分析 ） 。

0 ns （ 针对保持 / 移除分析 ） 。

当路径位于 2 个不同时钟之间时 ， 要求对应于任意源时钟沿和目标时钟沿之间的最小正差值。该值被时序例外约束（例如 ， 多周期路径、最大延迟和最小延迟 ） 所覆盖。

• “ Data Path Delay ” （ 数据路径延迟 ）

通过路径的逻辑部分的累积延迟。除非时钟用作为数据 ， 否则排除时钟延迟。延迟类型对应于“ Path Type ”行所描 述的类型。

• “ Logic Levels ” （ 逻辑级数 ）

路径的数据部分中包含的每种类型的原语的数量 ， 不包括起点和端点单元。

• “ Clock Path Skew ” （ 时钟路径偏差 ）

源时钟的发送沿与目标时钟的捕获沿之间的插入延迟差加上时钟消极因素校正 （ 如果有 ） 。

• “ Destination Clock Delay (DCD) ” （ 目标时钟延迟 (DCD) ）

从目标时钟源点到路径端点的累积延迟。

• “ Source Clock Delay (SCD) ” （ 源时钟延迟 (SCD) ）

从时钟源点到路径起点的累积延迟。

• “ Clock Pessimism Removal (CPR) ” （ 时钟消极因素移除 (CPR) ）

表示由于以下原因而导致的额外时钟偏差量绝对值 ： 源时钟与目标时钟是以不同类型的延迟报告的 （ 即使在公共电路上也是如此） 。

• “ Clock Uncertainty ” （ 时钟不确定性 ）

任意成对时钟沿之间可能的时间变化总量。

• “ Total System Jitter (TSJ) ” （ 总系统抖动 (TSJ) ）

应用于源时钟和目标时钟的系统抖动总和。

• “ Total Input Jitter (TIJ) ” （ 总输入抖动 (TIJ) ）

源时钟和目标时钟的输入抖动总和。

• “ Discrete Jitter (DJ) ” （ 离散抖动 (DJ) ）

由硬件原语 （ 如 MMCM 或 PLL ） 引入的抖动量。

• “ Phase Error (PE) ” （ 相位误差 (PE) ）

由硬件原语 （ 如 MMCM 或 PLL ） 引入的 2 个时钟信号间的相位变化量。

• “ User Uncertainty (UU) ” （ 用户不确定性 (UU) ）

由 set_clock_uncertainty 约束指定的额外的不确定性。

• “ Input Delay ” （ 输入延迟 ）

由输入端口上的 set_input_delay 约束指定的输入延迟值。仅限针对始于输入端口的路径才显示该行。

• “ Output Delay ” （ 输出延迟 ）

由输出端口上的 set_output_delay 约束指定的输出延迟值。仅限针对止于输出端口的路径才显示该行。

• “ Timing Exception ” （ 时序例外 ）

覆盖路径的时序例外。

2、时序路径详情

此报告的第 2 部分提供了有关路径遍历的单元、管脚、端口和信号线的更多详细信息。它分为 3 个部分 ：

• “ Source Clock Path ” （ 源时钟路径 ）

源时钟从其源点到数据路径的起点遍历的电路。

• “ Data Path ” （ 数据路径 ）

数据从起点到端点遍历的电路。

• “ Destination Clock Path ” （ 目标时钟路径 ）

目标时钟从其源点到数据路径端点时钟管脚遍历的电路。

“ Source Clock Path ”部分和“ Data Path ”部分搭配在一起使用。这两部分始终报告相同类型的延迟 ：

• 针对建立 / 恢复分析报告最大延迟

• 针对保持 / 移除分析报告最小延迟

这两部分共享累积延迟 ， 从数据发送沿时间开始 ， 累积穿过源时钟和数据路径的延迟。最终累积的延迟值称为“ data arrival time” （ 数据到达时间 ） 。

目标时钟路径所报告的延迟始终与源时钟和数据路径相反。其初始累积延迟值即在目标时钟源点上发送数据捕获沿的时间。最终累积延迟值称为“data required time ” （ 数据必需时间 ） 。