vivado产生报告阅读分析9-时序报告5

1、复查时序路径详情
大部分内容均可展开以显示按时钟对组织的路径。对于每个“ Setup ”、“ Hold ”和“ Pulse Width ”子部分 您可查看已报告的 N 条最差路径。选中其中任意路径即可在“ Path Properties 路径属性 窗口 Report 报告 视图)中查看更多详细信息。
要访问每条路径的更多分析视图 请执行以下操作
1. 在正确的面板内右键单击路径。
2. 从弹出菜单中选择下列选项之一
• “ Schematic 板级原理图 ): 打开路径的板级原理图。
• “ Report Timing on Source to Destination 报告从源到目标的时序 ): 在同一路径上重新运行时序分析。
• “ Highlight 高亮 ): 在“ Device 器件 窗口与“ Schematic ”窗口中高亮显示该路径。
2、Report Bus Skew
Bus Skew 总线偏差 报告涵盖了设计中使用 set_bus_skew 设置的所有总线偏差约束。总线偏差报告当前不包含在时序汇总报告中, 您必须手动生成总线偏差报告和时序汇总报告以完成时序验收。从 Tcl 控制台运行时 可使用 -cells 选项将总线偏差报告限定为一个或多个层级单元。限定报告作用域后 将仅报告含如下数据路径部分的路径: 数据路径开始或结束于此类单元或者完全包含于此类单元内。该选项在“ Report Bus Skew” 总线偏差报告 GUI 中不可用。
3、运行“ Report Bus Skew
在命令行中通过 report_bus_skew Tcl 命令或者从 GUI 中的“ Reports ” → “ Timing ” → “ Report Bus Skew 报告 > 时序 > 总线偏差报告 下可获取总线偏差报告。此命令与 report_timing 命令共享许多选项 用于筛选和格式化输出报告。总线偏差约束按其定义顺序进行报告。使用 -sort_by_slack 按升序 按裕量从小到大 对约束进行排序。
4、复查总线偏差路径详情
总线偏差报告包含 2 个部分
1. 总线偏差报告汇总。
2. 总线偏差报告 按约束
5、“ Bus Skew Report Summary ”部分
Bus Skew Report Summary 总线偏差报告汇总 部分用于报告设计中定义的所有 set_bus_skew 约束。针对每项约束, 将报告如下信息
• “ Id 报告后期引用的约束 ID 。此信息可便于在报告中搜索该约束。
• “ From 来源 ): 针对 set_bus_skew -from 选项提供的模式。
• “ To 目标 ): 针对 set_bus_skew -to 选项提供的模式。
• “ Corner 时序角 ): 计算得到最差总线偏差的时序角 慢速角 (Slow) 或快速角 (Fast)
• “ Requirement 要求 ): 总线偏差目标值。
• “ Actual 实际值 ): 约束所覆盖的所有路径中计算所得的最差总线偏差。
• “ Slack 裕量 ): 最差总线偏差与约束要求之差。
6、“ Bus Skew Report Per Constraint ”部分
Bus Skew Report Per Constraint 总线偏差报告 按约束 )) 部分提供了有关每项 set_bus_skew 约束的更多详细信息。每项报告的约束都包含 2 个部分
1. 约束覆盖的路径的详细汇总。
2. Per Constraint 按约束 汇总中报告的路径的详细时序路径。 详细汇总表提供了以下信息:
• “ From Clock 源时钟 ): 起点时钟域。
• “ To Clock 目标时钟 ): 端点时钟域。
• “ Endpoint Pin 端点管脚 ): 报告的路径中所含的端点管脚。
• “ Reference Pin 参考管脚 ): 用于计算偏差的参考管脚。该表每一行都引用导致该端点路径产生最大偏差的参考管脚。
• “ Corner 时序角 ): 用于计算此端点的最差偏差的快速 / 慢速 (Fast/Slow) 角。
• “ Actual 实际值 ): 计算所得偏差。偏差是 Endpoint Pin 的相对延迟减去 Reference Pin 的相对延迟减去相对CRPR 的差值。
• “ Slack 裕量 ): 实际路径偏差与要求之差。
7、“ Report Bus Skew ”对话框
AMD Vivado IDE 要打开“ Report Bus Skew ”对话框 请选中“ Reports ” → “ Timing ” → “ Report Bus Skew” 报告 > 时序 > 总线偏差报告

你可能感兴趣的:(fpga开发)