vivado产生报告阅读分析11-时序报告7

1、时钟对裕量表
矩阵下的该表提供了源 / 目标时钟对的建立 / 恢复和 / 或保持 /移除的时序裕量的完整概览。它还显示了有关最差路径、公共基准时钟和约束状态的路径要求的实用信息。
数据排序
多次单击列标题即可对表中数据按值递增或递减顺序进行排序。
选择单元格与行
选择矩阵中的单元格会交叉选择下表的特定行。 选中表格中的某一行将高亮显示以上矩阵中的某个单元格。
表格中的列
表格中包含以下列
• “ ID 当前显示的源 / 目标时钟对的数字 ID
• “ Source Clock 源时钟 ): 作为路径起点的时钟域。
• “ Destination Clock 目标时钟 ): 作为路径终点的时钟域。
• “ Edges (WNS) 时钟沿 (WNS) ): 用于计算最大延迟分析 建立 / 恢复 的最差负时序裕量的时钟沿。
• “ WNS (Worst Negative Slack) 最差负时序裕量 (WNS) ): 针对跨越指定时钟域的各条路径计算所得的最差时序裕量。负裕量表示存在路径违例问题, 不满足所要求的建立 或恢复 时间。
• “ Total Negative Slack 总体负时序裕量 ): 跨越指定时钟域的路径所包含的所有端点的最差时序裕量违例总 和。
• “ Failing Endpoints 故障端点 ): 未能满足时序的交汇路径中的端点数。违例总和对应于 TNS
• “ Total Endpoints (TNS) 端点总数 (TNS) ): 交汇路径中的端点总数。
• “ Path Req (WNS) 路径要求 (WNS) ): 对应于 WNS 列中报告的路径的时序路径要求。如果 2 个时钟中至少 1 个时钟的上升沿和下降沿处于活动状态, 或者如果已对 2 个时钟间的路径应用部分时序例外 那么在任意时钟对之间都可能存在多项路径要求。此列中报告的值并非总是对应难度最大的要求。
• “ Clock Pair Classification 时钟对分类 ): 提供有关时钟对之间的公共节点和公共周期的信息。按优先级从高到低排序分为: Ignored 已忽略 、“ Virtual Clock 虚拟时钟 、“ No Common Clock 无公共时钟) 、“ No Common Period 无公共周期 、“ Partial Common Node 部分公共节点 、“ No Common Node” 无公共节点 、“ No Common Phase 无公共相位 和“ Clean 无错 )。
• “ Inter-Clock Constraints 时钟间约束 ): 显示源时钟与目标时钟之间所有路径的约束汇总信息。在 矩阵颜色编码 中列出了可能的值。以下是这些约束的定义示例
set_clock_groups -async -group wbClk -group usbClk
set_false_path -from [get_clocks wbClk] -to [get_clocks cpuClk]
同时选中最小延迟分析 保持 / 移除 在表中还会显示以下列
• “ Edges (WHS) 时钟沿 (WHS) ): 用于计算最差保持时序裕量的时钟沿。
• “ WHS (Worst Hold Slack) 最差保持时序裕量 (WHS) ): 针对跨越指定时钟域的各条路径计算所得的最差时序裕量。负裕量表示存在路径违例问题, 不满足所要求的保持 或移除 时间。
• “ THS (Total negative Hold Slack): 总体负保持时序裕量 (THS) :): 跨越最小延迟分析 保持 / 移除 的指定时钟域的路径所包含的所有端点的最差时序裕量违例总和。
• “ Failing Endpoints (THS) 故障断点 (THS) ): 未能满足时序的交汇路径中的端点数。违例总和对应于 THS
• “ Total Endpoints (THS) 端点总数 (THS) ): 最小延迟分析 保持 / 移除 的交汇路径中的端点总数。
• “ Path Req (WHS) 路径要求 (WHS) ): 对应于 WHS 列中报告的路径的时序路径要求。与 WNS 一样 2 个时钟间的最小延迟分析存在多个可能的路径要求, 并且此列中报告的值并非总是对应于难度最大的要求。 可从该表中选择 1 个或多个时钟对。从弹出菜单中可运行选定源 / 目标时钟对之间的“ Report Timing ”。
导出表格
运行“ Export to Spreadsheet 导出到电子数据表 命令可将表格导出到 XLS 文件 以便在电子数据表中使用。
2、Report Pulse Width
Pulse Width Report 脉冲宽度报告 用于检查设计是否满足每个实例时钟管脚的最小周期、最大周期、高脉冲时间和低脉冲时间要求。它还会检查已实现的设计中的相同实例( 例如 PCIe ® 时钟 2 个时钟管脚之间的最大偏差要求是否已得到满足。脉冲宽度裕量公式不包含抖动或时钟不确定性。 等效的 Tcl 命令 report_pulse_width
Tcl 控制台运行时 可使用 -cells 选项将脉冲宽度报告限定为一个或多个层级单元。限定报告作用域后 报告中仅包含单元内部的管脚。该选项在“Report Pulse Width 脉冲宽度报告 GUI 中不可用。

你可能感兴趣的:(fpga开发)