Vivado ILA 使用问题记录

1. 打开Hardware Manager,Run Trigger后无波形输出,Run Trigger Immediate后出现一个数据,但Core status处于Post-Trigger状态,没有采集到足够的数据。

对于这种情况,尝试降低JTag频率,但是没有效果。后来查阅文献,重新在Synthesis->Set Up Debug中修改了data depth(从2048降低到1024),再次调试打开Hardware Manager,可以触发出波形数据。

相关连接: Logic-Analyzer stucks in post-trigger state (xilinx.com)

你可能感兴趣的:(FPGA,fpga开发)