关于DDR协议的一些操作的理解4

address

1.DDR中的地址,下表中的*4/ *8/ *16表示的是颗粒位宽。不同位宽的颗粒的行列地址的分步是不一样的。图中的page size表示的就是一行所存储的内容,以64MB*16格式为例,一行一共有10列,每一列存储16bit,也就是2Byte吗,所以一个page size所总共包含的大小是2KB大小空间。

关于DDR协议的一些操作的理解4_第1张图片

2.寻地流程:先指定Bank地址,再指定行地址,然后指列地址最终的确寻址单元。BANK 地址和行地址是同时发出的,这个命令叫做“行激活” (Row Active)。行激活以后就发送列地址和具体的操作命令(读还是写),这两个是同时发出的,因此一般也用“读/写命令”表示列寻址。

关于DDR协议的一些操作的理解4_第2张图片

可以发现bank地址+行地址是一起的,而随后的读写命令和列地址是一起的,而列地址实际是没有和AP和BC复用的,也就是说auto precharge/burst chop是和读写操作是并行的。 

8n-prefetch 

这个东西反反复复一直没搞懂,限制大致的理解如下,不确保对,有大佬知道可以给我指正一下:

核心速率:颗粒内部的速率,假设核心速率是100M

IO速率:是核心速率的n/2倍(正常应该是N倍,但是由于上下沿的问题,因此变成N/2)

等效速率:考虑上下数据沿都采样的问题,是IO速率的两倍(我理解应该是总线上对应的速率,总线都是单时钟沿)

关于DDR协议的一些操作的理解4_第3张图片

个人理解。。。。有错误请指出。。。

关于DDR协议的一些操作的理解4_第4张图片

DQS技术 

DDR为什么需要DQS信号?_硅农阿轩的博客-CSDN博客

关于DDR协议的一些操作的理解4_第5张图片

你可能感兴趣的:(DDR,fpga开发)