《炬丰科技-半导体工艺》3D集成技术：现状及应用发展

书籍：《炬丰科技-半导体工艺》

文章：3D集成技术：现状及应用发展

编号：JFKJ-21-748

作者：炬丰科技

摘要

正如ITRS路线图所预测的那样，仅靠缩小晶体管栅极尺寸主导的半导体产业发展将无法克服未来集成电路制造的性能和成本问题。如今，基于硅通孔(TSV)的三维集成是一种公认的方法，可以克服性能瓶颈，同时缩小尺寸。已经演示了几种全3D工艺流程，但是市场上仍然没有基于3D TSV技术的微电子产品——除了互补金属氧化物半导体图像传感器。没有TSVs的存储器和逻辑器件的3D芯片堆叠已经在市场上广泛引入。将TSV技术应用于逻辑存储器将提高这些先进产品的性能，同时缩小外形尺寸。除了能够进一步提高晶体管集成密度之外，3D集成还是异构技术集成的关键技术。小型化微机电系统/集成电路产品代表了这种异构系统的典型例子，这种异构系统要求智能系统集成，而不是极高的晶体管集成密度。在欧盟资助的e-CUBES项目中建立的欧洲3D技术平台正专注于来自异构系统的需求。所选的三维集成技术根据器件(封装芯片、裸芯片或晶圆)的可用性以及性能和外形要求进行了优化。微机电系统/NEMS器件的集成有着不同于三维集成电路的特殊技术要求。虽然3D集成电路通常显示出对高互连密度和导电性的需求，但是用于将微机电系统集成到集成电路的TSV技术可能导致较低的电性能，但是必须满足其他要求，例如。g. 机械稳定性问题。多个微机电系统/集成电路堆叠的三维集成被成功地用于制造小型化传感器系统(e-CUBES)，如汽车、健康和健身以及航空应用。

介绍

    3D TSV技术的优势已被广泛接受，但商用3D集成电路产品的真正启动预计要到2012年。显然，目前的3D TSV技术无法以足够低的生产成本满足高性能需求。根据最近发布的ITRS路线图的互连章节，类别1)被称为3D系统级封装(3D-SIP)，类别2)被称为3D晶圆级封装(3DWLP)，这表明后者主要基于低成本制造的晶圆级工艺。3D TSV技术可分为三维集成电路和3D片上系统。

3D集成的最终目标是集成电路的重新划分，并最终形成类似大脑的3D架构。对于处理器。显然，这两种情况都不会在不久的将来带来产品。除了这样的高性能应用，3D集成被认为是异构产品的关键技术，要求智能系统集成而不是极高的互连密度。

3D技术的现状

    

3D集成被定义为堆叠和垂直互连的器件层的制造。相应技术的大范围可以合理地分为以下几大类:

1. 包装(或基板)的堆叠
2. 嵌入式芯片的堆叠
3. 3D TSV技术

薄芯片的形成

---将20-40 μm薄管芯嵌入到在晶片级上形成的BCB -铜多层薄膜中是这种3D-WLP方法的关键技术。晶圆级可靠的减薄工艺以及减薄芯片的适当处理步骤是TCI技术(也称为UTCS-超薄芯片堆叠)的基本要求。可光结构化的BCB聚合物材料充当胶层和层间电层，并结合了低k介电材料和良好平坦化行为的优点。电镀铜迹线用于嵌入式管芯、晶片衬底和顶部金属化之间的电布线。为了成功实现TCI技术，嵌入式芯片必须小于基础芯片(异构集成)。TCI图7.英飞凌TPMS无线技术的3D集成MEMS/IC系统实现了传感器节点(e-CUBES)嵌入式芯片和衬底芯片之间最短的互连。

使用上述BCB-铜多层技术，在晶片级上制造了尺寸为8x18毫米的3D集成系统。无线传感器节点的这种集成3D堆栈的主要特征是:

---嵌入式MSP430处理器和17千兆赫发射机芯片(厚度均为20米)

----7GHz振荡器倒装芯片

---嵌入式处理器顶部的贴片晶体

---集成无源元件:NiCr或TaN薄膜电阻；铜-BCB-铜电容器；一个7千兆赫巴伦

穿过H形槽的孔径耦合天线

----0201集成硅衬底上组装的贴片和3D加速度计贴片

 

 

 微机电系统的三维集成

     事实上，微机电系统的电子元件通常被封装在一个密封的空腔中，这自然会引起人们对TSV解决方案的兴趣。与集成电路制造商相反，微机电系统制造商用于为不同类型的器件实施定制工艺解决方案。这就是为什么微机电系统将成为第一批将3D技术带入批量生产的应用之一。对微系统的小型化需求是对微机电系统和集成电路的3D堆叠感兴趣的主要驱动力，因为大多数微机电系统器件依赖于控制或读出集成电路。在大多数情况下，为集成电路的三维堆叠提出的解决方案是基于焊料凸块的。接合可以是芯片到晶片或者晶片到晶片。